第五章存储器课件

第五章 存储器1主要内容有：存储器分类（了解）随机存取存储器RAM（了解）只读存储器（了解）CPU与存储器的连接（重点）存储器空间的分配和使用（了解）第五章 存储器内部存储器也称为内存，是主存储器，用来存放当前正在使用的或经常使用的程序和数据，CPU可以直接对它进行访问。内存的存取速度较快，一般是用半导体存储器件构成。5-1

存储器分类一、按用途分类按存储器用途分类，可以分成内部存储器和外部存储器。1.内部存储器内存的容量大小受到地址总线位数的限制，对8086系统，20根地址总线，可以寻址内存空间为1M字节。若是80386系统，地址总线为32根，可以寻址4000M字节。2外部存储器也叫外存，是辅助存储器。外存的特点是大容量，所存储的信息既可以修改，也可以保存，存取速度较慢，要有专门的设备来管理。2.外部存储器计算机工作时，一般由内存ROM中的引导程序启动系统，再从外存中读取系统程序和应用程序，送到内存的RAM中，程序运行的中间结果放在RAM中，（内存不够时放在外存中），程序结束时将最后结果存入外部存储器。3二、按存储器性质分类内存按存储器性质分类通常分为随机存取存储器（RAM）和只读存储器（ROM）。1.

RAM随机存取存储器（Random

AccessMemory）CPU能根据RAM的地址将数据随机地写入或读出。电源切断后，所存数据全部丢失。通常我们所说的计算机内存容量有多少字节，均是指RAM存储器的容量。按照集成电路内部结构的不同，RAM又分为两种：4容就不会自动消失。但它的基本存储电路为6个MOS管组成1位，因此集成度相对来说较低，功耗也较大。一般，高速缓冲存储器

Cache用它组成。（1）SRAM静态RAM（Static

RAM）（2）DRAM动态RAM（DynamicRAM）静态RAM速度非常快，只要电源存在内DRAM的内容在10-3或10-6秒之后自动消失，因此必须周期性的在内容消失之前进行刷新。由于它的基本存储电路由一个晶体管及一个电容组成，因此它的集成度高，成本较低，另外功耗也小，但它需要一个额外的刷新电路。DRAM运行速度较慢，SRAM比DRAM要快2～5倍，一般，PC机的标准存储器都采用DRAM。刷新放大器行选择信号5QC列选择信号数据输入输出单管动态RAM基本存储单元2.

ROM只读存储器（Read

OnlyMemory）6（2）EPROM可擦除、可编程ROM数据也不会丢失，ROM中通常存储操作系（Erasable

PROM）统的程序（BIOS）或用户固化的程序。（3）EEPROM电可擦除可编程ROMROM按集成电路内部结构的不同，可分为下面三种：（Electrically

Erasable

PROM）（1）PROM可编程ROM（ProgrammableROM存储器是将程序和数据固化在芯片ROM）中，数据只能读出，不能写入，电源关掉，将设计的程序固化进行后，ROM内容不可更改。可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据。可编程固化程序，并可利用电压来擦除芯片内容，以重新编程新数据。5-2随机存取存储器RAM一、静随态机随存机取存取储存器储RA器MS可RA以M随时在任意

位1.静置态上R存A取M信的息构，成根据存储器芯片内部基本单元静电态路R的A结M构存，储R一A位M信分息为的静单态元RA电M路和可动以用态双RA极M型。器件构成，也可以用MOS器件构成。静态RAM的单元电路通常是由6个MOS管子组成的双稳态触发器电路，可以用来存储信

息0或1，只要不掉电，0或1状态能一直保持，除非重新通过写操作写入新的数据。同样对存储器单元信息的读出过程也是非破坏性的，读出操作后，所保存的信息不变。7使用静态RAM的优点是访问速度快，访问周期达20～40ns。静态RAM工作稳定，不需要进行刷新，外部电路简单，但基本存储

单元所包含的管子数目较多，且功耗也较大，它适合在小容量存储器中使用。静态RAM通常由地址译码器、存储矩阵、控制逻辑和三态数据缓冲器组成，存储器芯片内部结构框图如图5-2所示。8控制电路输出驱动32×32=1024存储单元驱动器X译码器地址反相器I/O电路Y译码器地址反相器12o313212o3132A0A1A2A3A41……321

2

…

31

32输入读/写输出CSA5

A6

A7

A8A9图5-2

存储器芯片内部结构框图9控制电路输出驱动32×32=1024存储单元驱动器X译码器地址反相器I/O电路地址反相器12o313212o3132A0A1A2A3A41……32Y译码器1

2

…

31

32输入读/写输出CSA5

A6

A7

A8A9图5-2

存储器芯片内部结构框图10控制电路输出驱动32×32=1024存储单元驱动器X译码器地址反相器I/O电路地址反相器12o313212o3132A0A1A2A3A41……32Y译码器1

2

…

31

32输入读/写输出CSA5

A6

A7

A8A9图5-2

存储器芯片内部结构框图11二、动态随机存取存储器DRAM动态RAM与静态RAM一样，由许多基本存储单元按行和列排列组成矩阵。最简单的动态RAM的基本存储单元是一个晶体管和一个电容，因而集成度高，成本低，耗电少，但它是利用电容存储电荷来保存信息的，电容通过MOS管的栅极和源极会缓慢放电而丢失信息，必须定时对电容充电，也称作刷新。行地址锁存器，再由列地址选通信号

把列地址送入列地址锁存器，并由读/写信号控制数据的读出或写入。所以刷新和地址两次打入是DRAM芯片的主要特点。1.动态RAM的构成另外，为了提高集成度，减少引脚的封装数，DRAM的地址线分成行地址和列地址两部分，因此，在对存储器进行访问时，总是先由行地址选通信号 把行地址送入内部设置的所谓刷新，即把写入到存储单元的数据进行读出，经过读放大器放大以后再写入以保存电荷上的信息。12刷新放大器列选择信号数据输入输出行选择信号QC图5-4

单管动态RAM基本存储单元动态决定存放动态RAMAM依靠电容存储电荷来信息是1或0。图5-4以单管例说明其工作原理。导通，由刷新放大器读取电容C上的电压值折合为0或1，再由列地址译码，使某列选通。行R

和列均选通的基本存储单元允许驱动，并读出为新放大器对其进行重写，以保存信息。读操作时先由行地址译码，某行选择信号为高电平时，此行上管子Q写操作时，行和列的选择信号为1，基本存储单元被选中，数据输入/输出线送的信息通过刷新放大器和Q管送到电容C，数据写入存储单元。数据，读出信息后由刷13会改变，掉电时也不会丢失，使用时可随时将内容读出。ROM器件具有结构简单，位密的，用户对这类芯片无法进行任何修改。度比读/写存储器高，非易失性和可靠性高等特点，一般用来存放系统启动程序，常驻内存的监控程序，参数表，字库等，用户设计采用一些设备可以将内容写入PROM。但PROM中内容一旦写入，就不能再改变了。可用紫外光照将内容擦除，再重新写入。的单片机或单板机系统中也可用它来存放用5-3

只读存储器根据除R了OM随信机息存写取入存的储方器式外，R另O一M类分为为只4种读:存1储.掩器膜（型ROM）。ROM存储的内容一般不可R编OM程中只信读息存是储在器芯PR片O制M造时由厂家写入可这擦种除R可OM编出程厂只时读，存里储面器没EP有R信O息M，用户电用可户擦可除以的用可特编定程设只备读将存内储容器写E入EP，R之OM后用户可以用特定设备对芯片编程，用一定的通电方式将其内容擦除，再重新写入。户程序。145-4

CPU与存储器的连接在CPU对存储器进行读写操作时，首先在地址总线上给出地址信号，然后发出相应的读或写控制信号，最后才能在数据总线上进行数据交换，所以CPU与存储器的连接包括地址线、数据线和控制线的连接等三个部分。在连接时要考虑以下几个问题：15带一个TTL负载，目前存储器基本上是MOS电路，直流负载很小，主要负载是电容负载，因此在小型系统中，CPU可直接和存储器芯片相连，在较大的系统中，考虑到CPU的驱己固定的时序，应考虑选择何种存储器来与CPU时序配合。若存储器芯片已经确定，应考虑如何实现TW周期的插入。动能力，必要时应加上数据缓冲器或总线驱动器来驱动存储器负载。为系统区和用户区，每个芯片的片内地址，由CPU的低位地址来选择。一个存储器系统有多片芯片组成，片选信号由CPU的高位地址译码后取得。应考虑采用何种译码方式，实现存储器的芯片选择。CPU总线的负载能力C一PU般的来时说序，和C存PU储总器线存的取直速流度负之载间能的力配可合存C储PU器在的取地指址令分和配读和写片操选作数时，有它自控内制存信分号为的R连OM接和RAM区，RAM区又分8086CPU与存储器交换信息时，提供了以下几个控制信号：M/READY、 、DT/、

、 、ALE、和 ，这些信号与存储器要求的控制信号如何连接才能实现所需要的控制功能。16一个存储器系统通常由许多存储器芯片组成，对存储器的寻址必须有两个部分，通常是将低位地址线连到所有存储器芯片，实现片内寻址，将高位地址线通过译码器或线性组合后输出作为芯片的片选信号，实现片一、存储器的地址选择1.线性选择方式（简称线选法）无论ROM或RAM芯片，芯片引脚都包括地址线，数据线，读/写控制线和片选

，只有片选信号 有效时，才可能对该芯片进行操作。间寻址。由地址线的连接决定了存储器的地例5-1

RAM芯片Intel

6164容量为8K×8位，用

2片静态RAM芯片6164，组成16K×8位的存储器系统。地址选择的方式是将地址总线低13位（A12～A0）并行地与存储器芯片的地址线相连，而 端与高位地址线相连。址分配，下面分别叙述三种存储器地址选择的方法。17～D7D0～～D7D0～A12～A0A12～A0D0～D7D0～D7A13图5-13

线性选择方式&&地址总线的低13位A12～A0与每个芯片的地址线引脚A12～A0直接相连，实现每个芯片的片内寻址。地址总线的A13通过组合逻辑电路与两个芯片片选引脚 相连，实现每个芯片的片间寻址。当A13=0时，1#芯片的

=0，所以1#芯片被选中。1#芯片的地址范围为：00000H

～01FFFHA12A0

61641#=0=10片被选中。2#芯片的地址范围为：02000H

～03FFFH=1A12A0

61642#=0芯所当A13=1时，2#芯片的

=0，所以2#意：由于地址总线的A19～A14没有使用，以1#、2#芯片的地址范围各有64个（26=64线性选择方式的特点：注（1）无译码电路，所以电路简单。18（2）地址分配重叠，地址空间不连续。）全译码选择地址的方式是对全部地址总线进行译码，当有16根地址线时，可直接寻址64K字节单元。2.

全译码选择方式例5-2假设一个微机系统的RAM容量为4K字节，采用1K×8的RAM芯片，安排在64K空间的最低4K位置，A9～A0作为片内寻址，A15～A10译码后作为芯片寻址（产生片选信号）。19A9～A0/CSA9～A0/CS/WE

/WEA9～A0/CS/WE6:64译码器636231D7～D0/WRA15～A0A15～A10#1#2A9～A0#3

/CS/WE#402A9～A0地址总线的低10位A9～A0与每个芯片的地址线引脚A9～A0直接相连，实现每个芯片的片内寻址。图5-14

全译码地址选择方式后得端D7～D0

D7～D0

D7～D0

D7～D0A15～A106根地址线通过6:64译码器译码到各芯片唯一的片选信号，连到每个芯片，从而实现片间寻址。1#：地址范围为0000H～03FFH2#：地址范围为0400H～07FFH3#：地址范围为0800H～0BFFH4#：地址范围为0C00H～0FFFH全译码选择方式的特点：（1）有译码电路，所以电路比较复杂。的（2）地址是唯一的连续的。203.

部分译码选择方式部分译码选择方式是将高位地址线中的几位经过译码后作为片选控制，它是线选法和全译码选择法的混合方式，通常译码器采用3/8译码器74LS138。例5-3

如果要设计一个8K×8的存储器系统，采用2K×8的RAM芯片4片，选用A10～A0作为片内寻址，用A13～A11作为74LS138的译码输入，利用输出端

～ 作为片选信号。则其地址分配为：第一片：0000～07FFH第二片：0800～0FFFH第三片：1000～17FFH第四片：1800～1FFFH21当然在存储器的一段（64K）内，A14

和A15可以任意选择，所以地址仍有重叠区。部分译码方式的可寻址空间比线性选择范围大，比全译码选择方式的地址空间要小。部分译码方式的译码器比较简单，但地址扩展受到一定的限制，并且出现地址重叠区。总之，CPU与存储器相连时，将低位地址线连到存储器所有芯片的地址线上，实现

片内选址。将高位地址线单独选用（线选法）或经过译码器（部分译码或全译码）译码输

出控制芯片的片选端，以实现芯片片间寻址。连接时要注意地址分布和重叠区。22例5-4

如果要设计一个8K×8的存储器系统，需要采用2K×1的RAM芯片多少片？选用A10～A0作为片内寻址，用A13～A11作为74LS138的译码（部分译码）输入，利用输出端/Y4～/Y7作为片选信号，则如何连线，其地址分配又怎样？238个2K×1一组构成2K×82425A7～A4

A3～A00

0

0

026A15

A14

A13

A12

A11

A10

A9

A8×

×

1

0

0

0

0

0选中1组┅1

1

1

1

1

1

11组地址范围为：2000～27FFH；同理，2组地址范围为：2800～2FFFH；3组地址范围为：3000～37FFH；4组地址范围为：3800～3FFFH；二、存储器的数据线和控制线的连接在第二章中我们已经谈到8086

CPU有20位地址线，可寻址1M字节的存储空间。8086CPU数据线有16位，可以读/写一个字节，也可以读/写一个字。与8086CPU相连的存储器，从硬件角度看是用2个512K字节的存储体来组成的，它们分别称为偶地址（低位）存储体和奇地址（高位）存储体，用A0和 信号分别来选择两个存储体，用A19～A1来选择存储体体内的07

015

8

0若80A86=C0P选