双积分技术在c#传感器中的应用

双积分技术在c#传感器中的应用

相机ct具有高集成度、随机读取、功耗和低成本等优点。它可以取代传统的cd技术，并在许多领域集成。典型的cs图像传感器由以下五个部分组成。1.二维象像矩阵的二维象像矩阵接收光线，并将每个像素的光强度转换为模拟电压。2.放大电路的放大电路用于调整模拟信号的幅度，并消除模式噪声。3.多路检测器和多路检测器一个接一个地选择模拟信号输入ad检测器。ad检测器和ad检测器将模拟电压转换为八位数据量输出。时间控制。目前CMOS图像传感器普遍采用光电二极管作为感光器件的线性有源像素,该结构存在明显的缺陷就是动态范围较小,即探测光强的范围不能满足要求.这将从两方面限制图像传感器的应用:①图像传感器只能应用在光强范围比变化较小的场合.②一幅图像中过亮和过暗的部分不能探测到.目前有对数像素结构、条件复位、多次采样等很多解决方案.但双采样技术对比较动态范围、面积和噪声都有较好结果.通过长积分和短积分的两次采样技术,然后组合两次积分输出结果可以获得大动态范围.如果采用列总用采样保持电路,则可以保持与一次采样相同的像素结构,仅增加面积较小的列共用处理电路.由于采样保持电路是列共用的,解决时序冲突是实现该结构的关键.本文在详细分析双积分双采样工作时序的基础上,优化的了CMOS图像传感器的工作时序.在保持高动态范围的基础上,最大限度的提高了帧频.1时序电路双采样保持结构像素的输出电压依赖于两个重要参数:输入光强和积分时间.积分时间是像素中光电二极管收集光生电子空穴的时间,如图1所示.横轴表示输入光强,纵轴表示像素输出电压.该图中两条曲线对应两个不同的积分时间.光电转换曲线1斜率较大,对应着较长的积分时间,这表明在长积分时间条件下,像素对光强的变化更为敏感,即像素更容易饱和,动态范围更小.光电转换曲线2斜率较小,这表明像素在低光强下敏感度较低,动态范围较大.从上面的讨论可以知道,通过将两次采样组合可以同时获得两条曲线的优势,即长积分时间俘获低光强下的图像信息,短积分时间俘获强光下图像信息.两帧图像组合可以在像素中实现,虽然可以所有像素全并行工作,时序控制较为简单,但会使像素面积过大,很难做到高分辨率,同时也会增大生产成本.为解决这一问题,时序控制电路可以采用列共用处理结构本文讨论时序电路为每列共用组合两帧图像组机制,该结构的像素与传统的三管有源像素相同,只是在每列的后增加了双采样的采样保持结构,这既保证了高填充因子,即小像素面积,又实现了双采样的高动态范围.双采样CMOS图像传感器系统结构如图2所示.2a.全差分长积分采样系统图像传感器控制的主要模块包括像素阵列;全差分一级消除噪声放大器,每列共用一个;一级放大器的输出接多路选择器;多路选择器输出一路信号接高速可变增益放大器,整个阵列共用一个;AD转换器,整个阵列共用一个,AD转换器与可变增益放大器相连.双采样结构与一次采样结构不同之处在于在像素和一级放大器之间加入了双采样存储节点电路.我们设计的传感器在多路选择器和AD转换器之间加入了可变增益放大器,这增加了图像传感器的光强适应范围,对时序控制电路的影响是在数据输出增加了一级流水线延迟.由于每列像素共用双采样存储节点,只能进行逐行处理,即逐行启动像素单元的复位和积分,然后逐行进行处理和输出.根据帧频和光强的条件,长积分时间一般在几毫秒,短积分时间一般是几十微秒.一行像素的工作过程为:①像素首先进行复位,复位完成后进行长积分.②长积分结束后进行长积分采样,将像素输出信号采集到双采样存储节点中.③像素复位,然后进行短积分.④短积分结束后,进行短积分采样将像素输出信号也采集到双采样存储节点中.⑤全差分一级放大器对双采样存储节点数据进行读出和放大.⑥多路选择器逐个选择一级放大器的输出进入可变增益放大器和AD转换器进行放大和AD转换.因为存储节点和处理电路是各行共用的所以必须对像素阵列进行逐行处理.如果我们按照上面的工作步骤逐行进行操作,则一帧的需要的时间是整个像素阵列的处理时间为:(长积分时间+短积分时间+一帧的放大及AD转换时间)×行数.用典型值进行计算:(5ms+50μs+50μs)×480=2.45s.即获得一帧图像的时间为2.45s,这个值显然是不合理的.原因在于:①各行的积分时间是串行的,②积分和处理时间也是串行的.比较可行的方法是各行并行进行长积分,但是由于CMOS图像传感器在同一时间只能处理一行数据,为了使像素积分时间相同,必须按顺序逐行启动长积分,再按相同的顺序和时间间隔逐行读出.即在图像传感器上电复位后开始工作时,直接对第一行进行长积分采样将数据读入双采样存储节点,然后进行短积分复位,进入短积分,短积分结束后进行短积分采样,然后全差分一级放大器将双采样节点的数据进行放大.可变增益放大器和AD转换器逐行对一级放大器的数据进行放大,AD转换结束后.行选信号指向第二行进行长短积分的读出、放大和AD转换,其操作与第一行相同,第二行段积分读出结束后,同时启动第二行的长积分.当最后一行也完成上述操作,进入长积分状态时,如果此时第一行还没有完成长积分,则系统进入等待状态直到第一行完成长积分结束,此时时序控制系统从第一行开始对像素阵列逐行进行长积分采样、短积分复位和采样、长积分复位等操作.由于采集到的第一帧并没有进行真正的长积分,因此并不能得到有效的图像传感器输出数据.从第二帧开始就可以得到有效的图像传感器输出.该系统工作过程如图3所示.由于上述时序控制系统使各个像素长积分并行进行曝光,系统工作速度大幅提高,但仍存在两个问题:①由于CMOS图像传感器的积分时间是要求在很大范围内可调,因此长积分时间可能短于完成一帧图像中各行的短积分操作和处理,此时一帧图像的处理时间由各行的短积分时间和处理时间决定.解决方法将在下面给出.②如果短积分时间较长,比如80μs,一帧图像的短积分时间加处理时间为:(30μs+50μs)×480=38.4ms,最大帧频为19frame/s.为了使图像传感器达到30frame/s频要求,最大允许的短积分时间为33ms/480-50μs=18.7μs,这极大的限制了短积分时间的允许长度.下面将讨论对该系统的进一步改进解决这两个问题.3序列控制系统的改进(1)短积分时间与处理电路该问题称长积分短可以通过插入复位来解决,即在读取完短积分输出后,并不立刻对进行复位,而是等待一段时间后再复位.等待的时间为:一帧短积分时间+处理时间-长积分时间.如果图像传感器为480行,积分时间为400行的短积分时间与处理时间之和,则在像素需要等待的时:480-400=80,即等待80行的短积分时间与处理时间之和.控制系统完成对第n行的短积分采样后,第n行并不进行复位,直到系统完成第n+80行的短积分和放大、AD转换处理之后,行选指针指向第1行,对第一行进行长积分复位.通过插入复位的方法,可实现在长积分时间小于一帧的短积分时间与处理电路之和的情况下,任意的调节长积分时间.工作时序如图4所示:因此我们可以得到结论:在积分时间较长时,在处理电路完成一帧的短积分和操作后,需要插入空闲状态等待长积分结束,图像传感器帧频由长积分时间决定;在积分时间较短时,需要在完成每次短积分采样完成后等待一段时间再进行长积分复位,图像传感器的帧频由短积分时间和图像处理时间决定.(2)应用情况的分析该问题(称短积分长)在于短积分时间和放大、AD转换的处理时间是串行工作的,解决的方法使整个系统工作在流水线的工作状态,即短积分时间与处理电路并行工作.当一级放大器完成对第n行信号的放大后,信号输出保存在放大器中,此时双采样存储节点已经可以存储新的数据.控制系统使指针指向第n+1行,对第n+1行进行长积分采样,短积分复位,启动短积分.短积分启动后,控制系统逐列对一级放大器中的第n级的数据放大和AD转换输出.第n+1行的短积分与第n行处理同时进行会带来一个问题,即短积分时间与处理时间的长短问题.如果短积分时间大于一行图像数据的处理时间,在第n行的数据处理完之后,处理电路进入等待状态,等到短积分结束后,进行短积分采样和一级放大,一级放大保存第n+1行的数据后,进行第n+2行的长积分采样、短积分复位启动短积分后,同时启动第n+1行的处理.该过程不断重复,完成图像的处理过程.此时短积分时间是后续处理时间的决定因素.在保证30frame/s的条件下,最大允许的短积分时间为33ms/480=68.75μs.如果处理电路的工作时间大于短积分时间,系统同时启动第n+1行短积分和处理电路对第n行的处理,第n+1行的短积分时间首先到达.短积分结束后,对短积分进行采样,同时启动n+1行的长积分,此时第n+1行的数据在双采样存储节点中,第n行的数据在一级放大器中正在进行后续处理.处理完成之后.一级放大器对双采样存储节点中的第n+1行的数据进行采样放大后进入下一行的处理.此时处理时间完全由处理电路决定,在50μs的条件下,最大允许的帧频为1s/(480×50)μs=41.7frame.工作示意如图5所示:4fpga验证和实现新算法的时序控制电路采用自顶向下的设计方法,在时序关系分析的基础上完成模块的划分,运用Verilog硬件描述语言分别进行各子模块的程序设计,功能仿真,综合以及综合后的门级仿真.在各子模块设计无误的前提下,完成整体模块的调试,综合和仿真.程序设计中优先考虑Verilog源代码的可综合性和设计的可靠性.采用双时钟控制,使综合后的设计更加可靠.针对设计的高速要求,优化设计中的关键路径,将延迟降到最低.本设计采用Altera公司生产的Cylone型的FPGA芯片(EP1C12Q240C6)进行了验证.使用QuartusII软件进行综合,综合后最高工作频率为117.95MHz,耗费1003个逻辑单元,使用了56个管脚.仿真和FPGA验证结果表