【基于FPGA的等精度频率计的设计5900字（论文）】

基于FPGA的等精度频率计的设计目录TOC\o"1-3"\h\u6031第1章绪论 摘要在电子技术中，频率是最基本的参数之一，又与许多电参量的测量方案、测量结果都有十分密切的关系，利用等精度测量原理实现了频率的测量。在本次毕业设计中选择使用FPGA来等精度制作数字频率计，并在实际制作中采用了直接测频法。利用延时产生的时基门控信号来控制闸门，通过在单位时间内计数器记录下的脉冲个数计算出输入信号的频率，最终送入LED中显示。这样制作出来的频率计不仅可以满足设计题目的参数要求，且控制能力强，是一种低成本，高可靠的设计方案。关键词：FPGA；频率计；测量

第1章绪论1.1研究背景随着无线电技术的发展与普及，"频率"已成为广大群众所熟悉的物理量。调节收音机上的频率刻度盘可使你选听到你所喜欢的电台节目；调节电视机上的微调旋钮可使电视机对准电视台的广播频率，获得图像清晰的收看效果，这些已成为人们的生活常识。人们在日常生活、工作中更离不开计时。学校何时上、下课？工厂几时上、下班？火车、班机何时起飞？出差的亲人几日能归来？这些都涉及到计时。频率、时间的应用，在当代高科技中显得尤为重要。例如，邮电通讯，大地测量，地震预报，人造卫星、宇宙飞船、航天飞机的导航定位控制都与频率、时间密切相关，只是其精密度和准确度比人们日常生活中的要求高得多罢了。1.2研究意义频率是电子技术领域永恒的话题，电子技术领域离不开频率，-旦离开频率，电子技术的发展是不可想象的,为了得到性能更好的电子系统,科研人员在不断的研究频率，CPU就是用频率的高低来评价性能的好坏，可见，频率在电子系统中的重要性。频率计又称为频率计数器,是一种专门对被测信号频率进行测量的电子测量仪器，其最基本的工作原理为:当被测信号在特定的时间段T内的周期个数N时，则被测信号的频率f=N/T.电子计数器是一种基础测量仪器,到目前为止已有三十多年的发展历史。早期，设计师们追求的目标主要是扩展测量范围，再加上提高测量精度、稳定度等，这些也是人们衡量电子计算机的技术水平,决定电子技术器价格高低的主要依据。目前这些技术日臻完善，成熟。应用现代技术可以轻松地将电子计数器的频率扩展到微波频段。1.3数字频率计的发展现状随着科学技术的发展，用户对电子计数器也提出了新的要求。对于低档产品要求使用操作方便，量程(足够)宽，可靠性高，价格低。而对中高档产品，则要求有较高的分辨率，高精度，高稳定度，高测量速率;除通常通用计数器所具有的功能外，还要有数据处理功能，统计分析功能等等,或者包含电压测量等其他功能。这些要求有的已经实现或者部分实现，但要真正地实现这些目标，对于生产厂家来说，还有许多工作要做，而不是表面看来似乎发展到头了。由于微电子技术和计算机技术的发展,频率计都在不断地进步着,灵敏度不断提高，频率范围不断扩大，功能不断增加。在测试通讯、微波器件或产品时,通常都市较复杂的信号，如含有复杂频率成分、调制的含有未知频率分量的、频率固定的变化的、纯净的或叠加有干扰的等等。为了能正确的测量不同类型的信号，必须了解待测信号特性和各种频率测量仪器的性能。微波技术器一般使用类型频谱分析仪的分频或混频电路，另外还包含多个时间基准、合成器、中频放大器等。虽然所有的微波计数器都是用来完成技术任务的，但各自厂家都有各自的一套复杂计数器的设计、使得不同型号的技术其性能和价格会有所差别，比如说一些计数器可以测量脉冲参数，并提供类似与频率分析仪的屏幕显示，对这些功能具有不同功能不同规格的众多仪器，我们应该视测试需要正确的选择以达到最经济和最佳的应用效果。电子计数器是其它数字化仪器的基础，在他的输入通道接入各种模数变换器,再利用相应的换能器便制成各种数字化仪器。电子计数器的优点是测量精度高，量程宽、功能多、操作简单、测量速度快，直接显示数字，而且易于实现测量过程自动化，在工业生产和科学实验中得到广泛的应用。频率计的主要实现方法有直接式、锁相式、直接数字式和混合式四种。直接式的优点是速度快、相位噪声低但结构复杂、杂散多，一般只应用在地面雷达中。锁相式和直接数字式都同时具有容易实现产品系列化、小型化、模块化和工程化的特点，其中锁相式更是以其容易实现相位同步的的自动控制且低功耗的特点成为各种众多业内人士的首选，应用最为广泛。1.4主要研究内容本课题主要研究如何用FPGA来设计等精度数字频率计。因为在电子技术中，频率的测量十分重要，这就要求频率计要不断的提高其测量的精度和速度。数字频率计的软件均经过测试。并进行了误差分析。频率的测量范围从1Hz到500KHz，具有一定的实用价值。第2章等精度频率计整体设计2.1频率计的数据采集系统原理本频率计的数据采集系统主要元器件是FPGA，由它完成对待测信号频率的计数和结果显示等功能，外部还要有稳压、显示器等器件。可分为以下几个模块：定时、计数、FPGA系统、LED显示模块。各模块关系图如图2.1所示。图2.1数字频率计功能模块定时计数都是利用了FPGA内部的电路进行完成的，利用了FPGA高度集成特性，硬件捕捉功能，具体的实现如图2.2所示。图2.2定时功能模块方框图2.2各功能模块说明2.2.1信号产生部分本次设计所接收的待测信号来自XR-2206所产生的TTL方波，该部分由同组的同学完成。2.2.2频率测量部分该部分的核心器件为FPGA，当接收到的信号经过FPGA，该部分通过内部的定时与计数功能完成对方波脉冲个数的测量。所以这部分是本次设计的主要模块。2.2.3控制启动部分考虑到FPGA开启输入功能需要一个低电频，为了方便测量，所以需要设置该模块来控制FPGA对信号的测量。2.2.4测量结果显示部分为使测量结果可以直观的显示出来，考虑到LCD液晶显示器性能稳定，较LED功能更多样，所以放弃用LED来实现显示部分的方案，采用16×2LCD液晶显示器来完成测量结果的显示。第3章等精度频率计硬件设计3.1FPGA主板电路分析3.1.1时钟模块电路FPGA内部没振荡电路，使用有源晶振是比较理想的选择。当输入时钟频率较低时，可以使用FPGA的内部PLL调整FPGA所需的系统时钟，使系统运行速度更快。核心板包含一个50MHz的有源晶振作为系统的时钟源。为了得到一个稳定、精确的时钟频率，有源晶振的供电电源经过了LC滤波。图3.1系统时钟电路图3.1.2复位电路FPGA的复位引脚（Reset）连接高电平超过两个机器周期，即可产生复位的动作。以12MHz的始终脉冲为例，每个时钟脉冲为1/12μs，2个机器周期为2μs。在运行中，外界干扰等因素可使FPGA的程序陷入死循环状态或跑飞。为摆脱困境，可将FPGA复位，以重新启动。因此，可在FPGA复位引脚上连接一个可让该引脚上产生一个2μs以上的高电平脉冲，即可产生复位的工作，如图2.2所示。其中电容两端并接的按钮开关的作用是手动强制复位。图3.2复位电路随时间的增加，电容上面的电压值慢慢增大，而RST引脚上的电压值逐渐降低，当RST引脚的电压值降低至低电平时，89S51FPGA恢复到正常状态，称为上电复位。3.1.3电源模块采用3节5号电池进行供电，由J10接入，其中前后两组电容用来去耦滤波，使其供给芯片的电源更加干净平滑。为了获得标准的3.3伏电压，在电路上加入SPY0029三端稳压器和两个二极管，是为了防止误将电源接反造成不必要损失而设置的。在操作过程中千万不要将电源接反，因为反向电压超过一定值，二极管将会被损坏，达不到保护的目的。图3.3电源模块3.2系统外设模块电路3.2.1蜂鸣器采用压电式蜂鸣器，压电式蜂鸣器主要由多谐振荡器、压电蜂鸣片、阻抗匹配器及共鸣箱、外壳等组成。多谐振荡器由晶体管或集成电路构成，当接通电源后（1.5-15V直流工作电压），多谐振荡器起振，输出1.5～2.5kHZ的音频信号，阻抗匹配器推动压电蜂鸣片发声。图3.4音频输出电路图3.2.2显示器模块最简单的显示器可以使LED发光二极管，给出一个简单的开关量信息，为了实时的得到测量结果，该系统的人机接口就是液晶显示。其内部含七对达林顿放大管，其主要功能:当输入为高电平时，输出为低电平；输入为低电平时，输出为高电平。每个时钟信号的上升沿加到CP端时，移位寄存器移一位，8个时钟脉冲过后，8为二进制数个部移入74LS164中，MR为复位端，当该位为低电平时，移位寄存器各位复O。当它为高电平时时钟脉冲才起作用。图3.5显示电路3.2.3信号预处理电路信号预处理电路包含待测信号放大、波形变换、波形整形和分频电路。信号预处理电路中的放大器实现对待测信号的放大，降低对待测信号的幅度要求;用LM393构成波形转换电路，可以将采集到的波形通过电压的比较转换为方波，再输送到FPGA的P3.4引脚，最后完成定时和计数最终送入数码管显示。分频电路采用74HC161芯片组成，用于扩展FPGA的频率测量范围并实现FPGA频率测量和周期测量使用统一的输入信号。频率计信号预处理电路如图2.6所示。波形变换波形变换信号输入方波输出波形整形信号放大图3.6信号预处理电路图第4章等精度频率计软件设计4.1程序的设计总述流程图首先是对程序的初始化，开定时T1中断和T0计数器。在定时50ms没有到时，程序一直在等待，并对T0引脚上的下降沿一直计数，直到定时到，判断是否已经循环20次（因总定时1S，当T1的定时50ms到，而还没有到1S时，故要循环20次），如果1S定时到，关中断和计数。程序开始跳到二进制转化为十进制，当转化完后，到显示程序。第一次显示的是个位，再接着是十位、百位、千位。因采用的是动态显示，故在显示的程序中要加适当的延时。而在显示的过程中，只是显示1次，所以在显示的程序中，要循环显示10次，让数字能够清晰的显示出来。图4.1系统流程图4.21s定时循环的程序设计框图首先设计选用定时器T0完成定时功能，选用方式1时最多也只能定时，显然不能满足定时1的要求，用下面这种方法解决：T0定时10，连续循环定时100次即可完成1定时，用一个计数单元20H存放循环的次数，每一次循环20H单元自减1，当20H单元为零时则1定时到时。程序流程图如图3.2所示。图4.21s定时流程图4.3T1计时程序设计中T1采用计数功能，需要注意的一个问题是，输入的待测时钟信号的频率最高可以达到460800Hz，但计数器最多只能计数65536次，显然需要对计数单元进行扩展，扩展的思路是除了计数器T1的TH1和TL1用于计数外，再选用一个计数单元23H，每当计数器T1溢出回零时产生中断，中断程序执行23H单元自增1，这样，当一秒到时时采集的计数数据，23H单元存放的是数据的最高位，TH1存放的是数据的次高位，TL1存放的是数据的最低位。当然，这里所说的“最高位”“次高位”以及“最低位”都是针对十六进制而言的，T1计数程序的流程图如图3.3所示。图4.3T1计数流程图4.4频率数据采集到1s定时时，存储计数器T1以及扩充计数单元23H记录的数据即为输入时钟信号的频率，为了保证记录的频率精确度，到1s定时后应立即停止T1的计数，因为指令的执行也需要时间，并且待测的时钟信号频率越高，指令执行所需要的时间就越不能忽略，这里采用的指令为CLRTR0。4.5数码显示将采集到的频率转换为十进制数后，还不能直接将这些数送给数码显示，因为七段LED数码管内部由7个条形发光二极管和一个小圆点发光二极管组成，根据各管的亮暗组合成字符。图4.4十进制数转换为显示代码流程图第5章系统仿真测试5.1电路调试设定输入的信号为88888Hz，输出为88812Hz，误差小于1%，符合频率计的设计的要求，所以这样的频率计的电路图的设计能够实现。图5.1设定输入信号为88888Hz的运行仿真图仿真误差检验如表5.1，在测量范围内误差小于1%，符合设计要求。表5.1频率计仿真误差表设定输入（Hz）实际显示（Hz）误差分析505005005000500050100.2%888888220.74%50000500140.028%

表5.1频率计仿真误差表（续）88888888120.085%1000001002370.237%2000002004590.22%4000004000530.013%5000005006960.13%其具体实现在实物图上实现。设定输入的信号为88895Hz，输出为88822Hz，误差小于1%，符合频率计的设计的要求，所以频率计实现计数功能。图5.2频率计显示数据图5.3信号发生器输入数据在实物上进行测量，得到以下结果：设定输入（Hz）实际显示（Hz）误差分析50.06500.12%500.495000.098%500850190.22%888388020.91%50094504020.61%88882888950.014%1001201004790.35%2009002012200.15%4000104002090.049%4999904989100.21%实物显示的误差也符合要求。5.2等精度频率计的实际情况（1）先调的是数码管的显示，在数码管显示时总是在跳，显示不稳定。后查明原因是扫描时间过长所致，缩短了之后显示就稳定了，但新的问题又出现了，在相临两个数码管之间有重影，不知是怎么回事，上网查阅之后才知道在显示相临的两个数码管之间应关短一点时间。（2）计数时，由于失误把定时器的模式值设错，找了很长时间才把问题找到。（3）在定时器赋初值的时候也出了问题，由于在调试了，换过晶振，但程序中却并没有同时修改定时值导致定时器溢出，定时出错。第6章总结本课题主要研究如何用FPGA来设计数字频率计。因为在电子技术中，频率的测量十分重要，这就要求频率计要不断的提高其测量的精度和速度。数字频率计的软件均经过测试。并进行了误差分析。频率的测量范围从1Hz到500KHz，具有一定的实用价值。从实践结果来看，文中提出的用FPGA设计的频率计可达到甚至超过目前所使用的频率计的精度和测频范围当然，我们在前人的基础上向前走了一步，无论是原器件的选择，还是程序的设计，我们做的比他们复杂，这并不是简单意义上的重复，而是消化吸收和创新。通过本次设计，让我学会了从系统的高度来考虑设计的方方面面，对电路的设计和研究有了更深刻的体会;让我了解到软件的设计是建立在对硬件了解的基础上的，特别是对单片机的功能，引脚定义和内部结构要有较为详细的了解，此外对电路板中所用到的各个芯片的引脚和功能，也要进行了解;在编写程序时，进行模块化设计，以严谨的态度进行编程,避免出现低级错误，养成为程序添加注释和说明的好习惯,以便自己的修改和阅读者轻松的了解程序的各部分及整体的功能。

参考文献[1]丁聪,胡宇航,吴婷,肖妮.等精度频率计的Verilog设计与仿真[J].电子制作,2020(17):22-23+43.DOI:10.16589/11-3571/tn.2020.17.007.[2]张洋.基于FPGA数字等精度频率计的设