嵌入式系统应用与开发第二章ARM架构

第二章ARM体系构造ARM公司是嵌入式RISC处置器的知识产权IP供应商,它为ARM架构处置器提供了ARM处置器内核(如ARM7TDMI、ARM9TDMI、ARM10TDMI等)和ARM处置器核(ARM710T/720T/740T、ARM920T/922T/940T、ARM926E/966E及ARM1020E等)。2.1ARM架构的开展ARM公司(AdvancedRISCMachinesLimited)正式成立于1990年。目前,ARM架构处置器已在高性能、低功耗、低本钱的嵌入式运用领域占据领先位置，已占有75%左右的市场。ARM架构自诞生至今,曾经发生了很大的演化,至今已定义5种不同的版本：1.V1版架构该版架构只在原型机ARM1出现过,其根本性能：·根本的数据处置指令(无乘法)·字节、半字和字的LOAD/STORE指令·转移指令,包括子程序调用及链接指令·软件中断指令·寻址空间：64M字节(226)2.V2版架构该版架构对V1版进展了扩展,如ARM2与ARM3(V2a版)架构,添加了以下功能：·乘法和乘加指令·支持协处置器操作指令·快速中断方式·SWP/SWPB的最根本存储器与存放器交换指令·寻址空间：64M字节3.V3版架构V3版架构对ARM体系构造作为较大的改动,把寻址空间增至32位(4G字节),添加了当前程序形状存放器CPSR(CurrentProgramStatusRegister)和程序形状保管存放器SPSR(SavedProgramStatusRegister)以便于异常(Exception)的处置。添加了中止(Abort)和未定义二种处置器方式。ARM6就采用该版架构。指令集变化如下：·添加了MRS/MSR指令,以访问新增的CPSR/SPSR存放器·添加了从异常处置前往的指令功能。4.V4版架构V4版架构是目前运用最广的ARM体系构造,对V3版架构进展了进一步扩展,有的还引进了16位的Thumb指令集,使ARM运用更加灵敏。ARM7、ARM8、ARM9和StrongARM都采用该版架构。指令集中添加了以下功能：·符号化和非符号化半字及符号化字节的存/取指令·添加了16位Thumb指令集·完善了软件中断SWI指令的功能·处置器系统方式引进特权方式时运用用户存放器操作·把一些未运用的指令空间捕获为未定义指令5.V5版架构这是最近推出ARM架构,在V4版根本上添加了一些新的指令,ARM10和XScale都采用该版架构,这些新增指令有：·带有链接和交换的转移BLX指令·计数前导零CLZ指令·BRK中断指令·添加了信号处置指令(V5TE版)·为协处置器添加更多可选择的指令2.2ARM架构的特点RISC(ReducedInstructionSetComputer)型处置器构造尽量减少复杂功能指令每条指令在单机器周期内执行每条指令都是32bit，具有多种操作功能访问存储空间指令采用LOAD/STORE构造采用cache来提高存/取速度多存放器构造小知识：RISC体系构造传统的CISC〔ComplexInstructionSetComputer，复杂指令集计算机〕构造越来越复杂。在CISC指令集的各种指令中，其运用频率却相差悬殊，大约有20％的指令会被反复运用，占整个程序代码的80％。而余下的80％的指令却不经常运用，在程序设计中只占20％，显然，这种构造是不太合理的。指令类型运用指令运用频度数据传送类43%转/跳控制类23%算术运算类15%比较类13%逻辑运算类5%其他1%表2.1典型指令运用频度小知识：RISC体系构造〔续二〕1979年美国加州大学伯克利分校提出了RISC〔ReducedInstructionSetComputer，精简指令集计算机〕的概念，RISC并非只是简单地去减少指令，而是把着眼点放在了如何使计算机的构造更加简单合理地提高运算速度上。RISC构造优先选取运用频最高的简单指令，防止复杂指令；将指令长度固定，指令格式和寻地方式种类减少；以控制逻辑为主，不用或少用微码控制等措施来到达上述目的。小知识：RISC体系构造〔续三〕RISC体系构造应具有如下特点：采用固定长度的指令格式，指令归整、简单、根本寻址方式有2～3种。运用单周期指令，便于流水线操作执行。大量运用存放器，数据处置指令只对存放器进展操作，只需加载/存储指令可以访问存储器，以提高指令的执行效率。现代的CPU往往采用CISC的外围，内部参与了RISC的特性，如超长指令集CPU就是交融了RISC和CISC的优势，成为未来的CPU开展方向之一。小知识：RISC体系构造〔续四〕2.Thumb指令集由于RISC型处置器的指令功能相对比较弱，ARM为了弥补此缺乏，在新型ARM架构〔V4T版以上〕定义了16位的Thumb指令集。Thumb指令集比通常的8位和16位CISC/RISC处置器具有更好的代码密度，而芯片面积只添加6%。可以使程序存储器更加小。Thumb指令集为ARM指令集的功能子集，但与等价的ARM代码相比较，可节省30％～40％以上的存储空间，同时具备32位代码的一切优点。3.多处置器形状方式ARM可以支持用户、快中断、中断、管理、中止、系统和未定义等七种处置器方式，除了用户方式外，其他的均为特权方式。这也是ARM的特征之一，可以大大提高ARM处置器的效率。表2.2ARMversion4processormodes4.嵌入式在线仿真调试ARM架构的处置器芯片都嵌入了在线仿真ICE—RT逻辑，便于经过了JTAG来仿真调试ARM架构芯片。另外，在处置器核中还可以嵌入跟踪宏单元ETM〔EmbeddedTraceMacrocell〕，用于监控内部总线，实时跟踪指令和数据的执行。5.灵敏和方便的接口ARM架构具有协处置器接口，允许接16个协处置器。ARM处置器核还具有片上总线OCB的AMBA。AMBA定义了三组总线：先进高性能总线AHB、先进系统总线ASB和先进外围总线APB。经过AMBA来方便扩展各种处置器及I/O，可以把DSP、其他处置器和I/O〔如VART、定时器和接口等〕都集成在一块芯片中。6.低电压低功耗的设计ARM架构的设计采用了以下一些措施：降低电源电压，可任务在3.0V以下。减少门的翻转次数，当某个功能电路不需求时制止门翻转。减少门的数目，即降低芯片的集成度。降低时钟频率2.3ARM的分类ARM微处置器目前包括下面几个系列，以及其它厂商基于ARM体系构造的处置器，

－ARM7系列

－ARM9系列

－ARM9E系列

－ARM10E系列

－SecurCore系列

－Intel的Xscale

－Intel的StrongARM1.ARM7微处置器系列ARM7系列微处置器为低功耗的32位RISC处置器，最适宜用于对价位和功耗要求较高的消费类运用。ARM7微处置器系列特点：具有嵌入式ICE－RT逻辑，调试开发方便。极低的功耗，适宜对功耗要求较高的运用。可以提供0.9MIPS/MHz的三级流水线构造。代码密度高并兼容16位的Thumb指令集。对操作系统的支持广泛，包括WindowsCE、Linux、PalmOS等。指令系统与ARM9系列、ARM9E系列和ARM10E系列兼容，便于用户的产品晋级换代。主频最高可达130MIPS，高速的运算处置才干能胜任绝大多数的复杂运用。ARM7系列微处置器的主要运用领域为：工业控制、Internet设备、网络和调制解调器设备、挪动等多种多媒体和嵌入式运用。

ARM7系列微处置器包括如下几种类型的核：ARM7TDMI、ARM7TDMI-S、ARM720T、ARM7EJ。其中ARM7TMDI是目前运用最广泛的32位嵌入式RISC处置器，属低端ARM处置器核。内核后缀TDMI的根本含义为：

T：支持16为紧缩指令集Thumb；

D：支持片上Debug；

M：内嵌硬件乘法器〔Multiplier〕

I：嵌入式ICE，支持片上断点和调试点；处置器后缀的含义S：可综合的软核SoftcoreE：具有DSP的功能J：Jazeller,允许直接执行Java字节码2.ARM9微处置器系列ARM9系列微处置器在高性能和低功耗特性方面提供最正确的性能。具有以下特点：5级整数流水线，指令执行效率更高。提供1.1MIPS/MHz的哈佛构造。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA总线接口。全性能的MMU，支持WindowsCE、Linux、PalmOS等多种主流嵌入式操作系统。MPU支持实时操作系统。支持数据Cache和指令Cache，具有更高的指令和数据处置才干。ARM9系列微处置器主要运用于无线设备、仪器仪表、平安系统、机顶盒、高端打印机、数字照相机和数字摄像机等。

ARM9系列微处置器包含ARM920T、ARM922T和ARM940T三种类型，以适用于不同的运用场所。3.ARM9E微处置器系列ARM9E系列微处置器为可综合处置器，运用单一的处置器内核提供了微控制器、DSP、Java运用系统的处理方案，极大的减少了芯片的面积和系统的复杂程度。ARM9E系列微处置器提供了加强的DSP处置才干，很适宜于那些需求同时运用DSP和微控制器的运用场所。

ARM9系列微处置器主要运用于下一代无线设备、数字消费品、成像设备、工业控制、存储设备和网络设备等领域。ARM9E系列微处置器包含ARM926EJ-S、ARM946E-S和ARM966E-S三种类型。ARM9E系列微处置器的主要特点如下：支持DSP指令集，适宜于需求高速数字信号处置的场所。5级整数流水线，指令执行效率更高。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA总线接口

支持VFP9浮点处置协处置器。全性能的MMU，支持WindowsCE、Linux、PalmOS等多种主流嵌入式操作系统。MPU支持实时操作系统。支持数据Cache和指令Cache，具有更高的指令和数据处置才干。主频最高可达300MIPS。4.ARM10E微处置器系列ARM10E系列具有高性能、低功耗的特点，由于采用了新的体系构造，与同等的ARM9器件相比较，在同样的时钟频率下，性能提高了近50％，同时，ARM10E系列微处置器采用了两种先进的节能方式，使其功耗极低。

ARM10E系列微处置器主要运用于下一代无线设备、数字消费品、成像设备、工业控制、通讯和信息系统等领域。包含ARM1020E、ARM1022E和ARM1026EJ-S三种类型。

ARM10E系列微处置器的主要特点如下：支持DSP指令集，适宜于需求高速数字信号处置的场所。6级整数流水线，指令执行效率更高。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA总线接口。支持VFP10浮点处置协处置器。全性能的MMU，支持WindowsCE、Linux、PalmOS等多种主流嵌入式操作系统。支持数据Cache和指令Cache，具有更高的指令和数据处置才干主频最高可达400MIPS。内嵌并行读/写操作部件。2.4ARM架构ARM架构由32位ALU、31个32位通用存放器及6位形状存放器、32×8位乘法器、32×32位桶形移位存放器、指令译码及控制逻辑、指令流水线和数据/地址存放器组成。图2.1ARM架构图1.ALU算术逻辑运算单元ALU是处置器中心的中心处置部分，实现对数据进展运算处置。由二个操作数锁存器、加法器、逻辑功能、结果及零检测逻辑构成。图2.2ALU逻辑框图2.Barrelshifter桶形移位存放器为了减少移位的延迟时间，ARM采用了32×32位的桶形移位存放器。这样，可以使左移/右移n位、环移n位和算术右移n位等都可以一次完成。图2.34×4位桶形移位存放器表示图3.Multiplicator高速乘法器ARM的高速乘法器采用32×8位的构造，这样，可以降低集成度，〔其相应芯片面积不到并行乘法器的1/3〕，完成32×32位乘法也只需5个时钟周期。图2.4高速乘法器逻辑框图4.FloatPoint浮点部件浮点部件是作为选件为ARM架构选用，FPA10浮点加速器是作为协处置器方式与ARM相连，并经过协处置器指令的解释来执行。浮点的LOAD/STORE指令运用频度要到达67%，故FPA10内部也采用LOAD/STORE构造，有八个80位浮点存放器组，指令执行也采用流水线构造。图2.5FPA10浮点加速器内部构造框图5.Controller控制器ARM的控制器采用硬接线的可编程逻辑阵列PLA，其输入端14根，输出40根，分散控制LOAD/STORE多路、乘法器、协处置器以及地址、存放器、ALU和移位器的控制。新型的ARM采用了二块PLA，一块小的快速PLA，用来产生与时间相关的输出；一块大的慢速PLA用来产生其他输出。图2.6ARM控制逻辑构造图6.Registers存放器ARM处置器共有37个存放器，被分为假设干个组〔BANK〕，这些存放器包括：通用存放器包括程序计数器〔PC指针〕，共31个，均为32位的存放器。分为：i.R0－R7：与一切处置器方式无关的存放器，可以用作任何用途。ii.R8－R14：与处置器方式有关的存放器，在不同的方式下，对应到不同的物理存放器。其中R13又叫做sp，普通用于堆栈指针。R14又叫做lr，普通用于保管前往地址。这两个存放器在每种异常方式下都对应到不同的物理存放器上，例如lr_irq、lr_svc、lr_fiq等。iii.R15：又叫做程序计数器，即pc，一切的方式下都运用同一个pc。b)形状存放器用以标识CPU的任务形状及程序的运转形状。共6个，均为32位。CPSR：当前程序形状存放器(CurrentProgramStatusRegister)，一切的方式下都运用同一个CPSR。SPSR：保管程序形状存放器(SavedProgramStatusRegister)。每种异常方式下都有本人的SPSR，一共有5种SPSR，即SPSR_irq、SPSR_fiq、SPSR_svc、SPSR_abt、SPSR_und。usr和sys态下没有SPSR。条件码标识N：负数标识Z：结果为零标识C：进位位标识V：溢出标识*Q：DSP的溢出/饱和〔选用〕控制位I：IRQ中断制止位F：FIQ快中断制止位T：Thumb位M[4:0]：处置器任务方式ARM处置器又有7种不同的处置器方式，在每一种处置器方式下均有一组相应的存放器与之对应。即在恣意一种处置器方式下，可访问的存放器包括15个通用存放器〔R0～R14〕、一至二个形状存放器和程序计数器。在一切的存放器中，有些是在7种处置器方式下共用的同一个物理存放器，而有些存放器那么是在不同的处置器方式下有不同的物理存放器。2.5ARM流水线构造LaundryExampleAnn,Brian,Cathy,Dave

eachhaveoneloadofclothes

towash,dry,andfoldWashertakes30minutesDryertakes40minutes“Folder〞takes20minutesABCDSequentialLaundrySequentiallaundrytakes6hoursfor4loadsIftheylearnedpipelining,howlongwouldlaundrytake?ABCD3040203040203040203040206PM7891011MidnightTaskOrderTimePipelinedLaundry:StartworkASAPPipelinedlaundrytakes3.5hoursfor4loadsABCD6PM7891011MidnightTaskOrderTime304040404020Pipeliningdoesn’thelplatencyofsingletask,ithelpsthroughputofentireworkloadPipelineratelimitedbyslowestpipelinestageMultipletasksoperatingsimultaneouslyusingdifferentresourcesPotentialspeedup=NumberpipestagesUnbalancedlengthsofpipestagesreducesspeedupTimeto“fill〞pipelineandtimeto“drain〞itreducesspeedupStallforDependences计算机中的一条指令的执行可以分假设干个阶段：1.取指，从存储器中取出指令〔fetch〕2.译码，指令译码〔dec〕3.取操作数，假定操作数从存放器组中取〔reg〕4.执行运算〔ALU〕5.存储器访问，操作数与存储器有关〔mem〕6.结果写回存放器〔res〕图2.8指令执行流水线图2.9流水线的停顿图2.10流水线的转移指令的情况1.ARM三级流水线构造ARM7架构采用了三级流水线，分为取指，译码和执行。图2.11ARM单周期三级流水线图2.12ARM多周期三级流水线2.ARM五级流水线构造三级流水线阻塞主要产生在存储器访问和数据通路的占用上。因此ARM9及StrongARM架构都采用了五级流水线。把存储器的