组合逻辑电路的分析与设计

数字电子技术攀枝花学院电气信息工程学院刘兴华制作23.1逻辑代数3.2逻辑函数的卡诺图化简法3.3组合逻辑电路的分析3.4组合逻辑电路的设计3.5组合逻辑电路中的竞争冒险本章内容简介:3组合逻辑电路的分析与设计3教学根本要求:1、熟悉逻辑代数常用根本定律、恒等式和规那么；2、掌握逻辑代数的变换与逻辑代数的卡诺图化简；3、熟练掌握组合逻辑电路的分析方法；4、熟练掌握组合逻辑电路的设计方法。3.1逻辑代数3.1.1逻辑代数的根本定律与恒等式3.1.2逻辑代数的根本规那么3.1.3逻辑代数的代数变换与化简法1、逻辑代数的常用公式

序号公式a公式b名称1A+0=AA

0=00、1律2A+1=1A

1=A3A+A=AA

A=A重叠律4

互补律5A+(B+C)=(A+B)+CA

(B

C)=(A

B)

C结合律6A+B=B+AA

B=B

A交换律7A

(B

+C)=AB

+ACA+B

C=(A+B)

(A+C)分配律8反演律9还原律3.1.1逻辑代数的根本定律和恒等式2、根本公式的证明(真值表证明)例证明，按A、B取值ABABA+BA+B00110+0=110·0=1101100+1=000·1=1110011+0=001·0=1111001+1=001·1=00，情况列出真值表，从表中可以直接得出结果。3.1.1逻辑代数的根本定律和恒等式3.1.2逻辑代数的根本规那么代入规那么2.反演规那么3.对偶规那么代入规那么：在任何一个包含变量A逻辑等式中，如果用另一个函数式代入式中A的位置，那么等式仍然成立。这一规那么称为代入规那么。例：B(A+C)=BA+BC，用A+D代替A，得B[(A+D)+C]=B(A+D)+BC=BA+BD+BC2.反演规那么：将逻辑表达式L中的与〔•〕换成或〔+〕，或〔+〕换成与〔•〕；再将原变量换为非变量，非变量换为原变量；并将1换成0，0换成1；那么，所得的函数式就是。本卷须知：(1)保持原来的运算优先顺序，(2)对于反变量以外的非号应保存不变。3.1.2逻辑代数的根本规那么3.对偶规那么：将逻辑表达式L中的与〔•〕换成或〔+〕，或〔+〕换成与〔•〕；并将1换成0，0换成1；那么，所得的函数式就是L的对偶式，记作。

例试证明A+BC=(A+B)(A+C)分别写出其对偶式：A(B+C)AB+AC由分配律知：A(B+C)=AB+AC

故A+BC=(A+B)(A+C)3.1.2逻辑代数的根本规那么

3.1.3逻辑函数的代数变换与化简法“与或〞“或与〞“与非—与非〞“或非—或非〞“与或非〞“与非－或非〞“与或〞常见的几种逻辑函数表达式1、变换的意义3.1.3逻辑函数的代数变换与化简法与非-与非式或非-或非式“与非－或非〞2、逻辑函数的化简

最简的“与或〞表达式：①相与项〔即乘积项〕的个数最少；〔门的个数少〕②每个相与项中，所含的变量个数最少〔门的输入端少〕。化简后电路简单、可靠性高3.1.3逻辑函数的代数变换与化简法代数化简法：运用逻辑代数的根本定律和恒等式进行化简的方法。方法：并项法:

吸收法：

A+AB=A

消去法：

配项法：A+AB=A+B3.1.3逻辑函数的代数化简与化简法代数法化简在使用中遇到的困难：1.逻辑代数与普通代数的公式易混淆，化简过程要求对所有公式熟练掌握；2.代数法化简无一套完善的方法可循，它依赖于人的经验和灵活性；3.用这种化简方法技巧强，较难掌握。特别是对代数化简后得到的逻辑表达式是否是最简式判断有一定困难。所以，介绍另一种方法---卡诺图化简法。卡诺图法可以比较简便地得到最简的逻辑表达式。3.2逻辑函数的卡诺图化简法3.2.1最小项的定义及性质3.2.2逻辑函数的最小项表达式3.2.3用卡诺图表示逻辑函数3.2.4用卡诺图化简逻辑函数3.2.1逻辑函数的最小项的定义及其性质

n变量的最小项，是n个因子的乘积，每个变量都以它的原变量或非变量的形式在乘积中出现，且只出现一次。1、最小项的定义：如三变量逻辑函数f(ABC)A(B+C)

-------不是最小项--------最小项2、最小项的性质

三个变量的所有最小项的真值表m0m1m2m3m4m5m6m7最小项的表示：通常用mi表示最小项，m表示最小项,下标i为最小项编号。00010000000001010000000100010000010000001000011000100001010000010011000000010111000000013.2.1最小项的定义及其性质

ABC0001000000000101000000010001000000110001000010000001000101000001001100000001011100000001

对于任意一个最小项，只有一组变量取值使得它的值为1；不同的最小项，使它的值为1的那一组变量取值也不同；对于变量的任一组取值，任意两个最小项的乘积为0；对于变量的任一组取值，全体最小项之和为1。2、最小项的性质

3.2.1最小项的定义及其性质

3.2.2逻辑函数的最小项表达式

逻辑函数的最小项表达式：

为“与或〞逻辑表达式；在“与或〞式中的每个乘积项都是最小项。例1将化成最小项表达式=m7＋m6＋m3＋m5

——唯一的例2将化成最小项表达式去掉非号去括号将AB乘以

3.2.2逻辑函数的最小项表达式

可见，任一逻辑函数都可以化成唯一的最小项表达式

3.2.3用卡诺图表示逻辑函数

将一个逻辑函数最小项表达式中的各最小项相应地填入一个特定的方格图内，此方格图就称为卡诺图。几何相邻——某一方格和其它方格具有共同的边

逻辑相邻——对于两个最小项，组成它们的变量中，只有一个不同，其余都相同如1、卡诺图：——逻辑函数的图形表示法。2、卡诺图的特点：——几何相邻对应着逻辑相邻0100011110m0m1m2m3m4m5m6m7m12m13m14m15m8m9m10m110001111000011110ABCD

3.2.3用卡诺图表示逻辑函数

一变量卡诺图三变量卡诺图四变量卡诺图两变量卡诺图ABCDBCAm0m1m2m3m4m5m6m7m0m1AAL=m0+m1=m0+m1+m2+m3m0m1m2m3LABm2m314m104方法：1.将逻辑函数化为最小项表达式；2.填写卡诺图。例1用卡诺图表示逻辑函数。

3.2.3用卡诺图表示逻辑函数

Lm0m3m2m4m6m5m7m111111000解1.将逻辑函数化为最小项表达式；2.填写卡诺图。00000

3.2.3用卡诺图表示逻辑函数

画出下式的卡诺图例2解1.将逻辑函数化为最小项表达式；2.填写卡诺图。

3.2.4用卡诺图化简逻辑函数

1、卡诺图化简的依据

相邻项相加时，反复应用，公式，函数表达式的项数和每项所含的因子数就会减小.2、用卡诺图化简逻辑函数的一般步骤

A.画出逻辑函数的卡诺图。B.合并最小项，即将相邻的为1的方格圈成一组。

C.将所有包围圈对应的乘积项相加。

3.2.4用卡诺图化简逻辑函数

4.一个包围圈的方格数要尽可能多,包围圈的数目要可能少。3.同一方格可以被不同的包围圈重复包围屡次，但新增的包围圈中一定要有原有包围圈未曾包围的方格。包围圈内的方格数一定是2n个，且包围圈必须呈矩形。2.循环相邻特性包括上下底相邻，左右边相邻和四角相邻。画包围圈时应遵循的原那么：

3.2.4用卡诺图化简逻辑函数

X卡诺图化简举例例1用卡诺图化简逻辑函数1111111111例2用卡诺图化简逻辑函数11111111111111111111卡诺图化简举例

例3用卡诺图化简逻辑函数1111111111111100该例说明：画包围圈时，可包围1，也可包围03.2.5含无关项的逻辑函数及其化简无关项：1、填卡诺图时，在对应的方格内填任意符号“×〞。处理方法：2、化简时根据需要可将“×〞视为“1〞，也可视为“0〞。真值表内对应于某些变量组合，函数值可以是任意的。或者说，这些变量组合根本不会出现，那么这些变量组合对应的最小项称为无关项，也称任意项。所谓任意项就是，其取值是任意的，可取“1〞，也可取“0〞。L=A+BC+BD3.2.5含无关项的逻辑函数及其化简1、画出逻辑函数的卡诺图BDBCA含无关项的逻辑函数化简举例例试用卡诺图化简逻辑函数化简时可根据需要视为“1〞也可视为“0〞，使函数化到最简。2、化简逻辑函数3.3组合逻辑电路的分析数字电路就结构和工作原理而言，可分为组合逻辑电路时序逻辑电路—无记忆元件—有记忆元件定义：任意时刻的输出状态只决定于该时刻的输入状态，而与从前的状态无关。组合逻辑电路X1X2X3:XnZ1Z2Z3:ZmZ1=f1(X1,X2,…Xn〕Z2=f2(X1,X2,…Xn〕Zm=fm(X1,X2,…Xn〕它们之间的关系是：……1、概述：根据逻辑图，写出逻辑函数的表达式，然后列出真值表，经卡诺图化简变换后，得知电路功能。这个过程就是组合逻辑电路的分析。1、概述3.3组合逻辑电路的分析分析的目的：是为了确定电路的的逻辑功能。(1)由逻辑图写出各输出端的逻辑表达式；(2)化简和变换各逻辑表达式；(3)列出真值表；(4)根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。2.组合逻辑电路的分析步骤：化简得出结论〔逻辑功能〕。逻辑电路图写出逻辑表达式分析方法：3.3组合逻辑电路的分析1000011101111000111011101001110010100000CBA例1逻辑电路如下图，分析该电路的功能。1.根据逻辑图，写出输出逻辑表达式2.列写真值表。3.确定逻辑功能：

解：

电路具有为奇校验功能。3.3组合逻辑电路的分析一个双输入端、双输出端的组合逻辑电路如下图，分析该电路的功能。输入输出ABSC00011011逻辑功能：3.3组合逻辑电路的分析解：例200101001半加器例3：组合电路如下图，分析该电路的逻辑功能。3.3组合逻辑电路的分析解：〔1〕由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。〔2〕化简与变换：〔3〕由表达式列出真值表。〔4〕分析逻辑功能：当A、B、C三个变量不一致时，电路输出为“1〞，所以这个电路称为“不一致电路〞。403.4组合逻辑电路的设计一.组合逻辑电路的设计步骤根据实际逻辑问题确定输入、输出变量，并定义逻辑状态的含义；2.根据输入、输出的因果关系，列出真值表；3.由真值表写出逻辑表达式，根据需要简化和变换逻辑表达式；4.画出逻辑图。413.4组合逻辑电路的设计一.组合逻辑电路的设计步骤原那么：最简〔要求所用器件的种类和数量都尽可能少，且器件之间的连线也最少)。根据题意列真值表逻辑式化简卡诺图化简画逻辑电路图写最简逻辑式42二.设计举例

试用与非门和反相器设计一个优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一列车进出。解：例1：

当特快A=1时，无论直快B，慢车C为何值，LA=1，LB=LC=0；当直快B=1，且A=0时，无论C为何值，LB=1，LA

=LC=0；当慢车C=1，且A=B=0时，LC=1，LA=LB=0。3〕根据题意，变换成与非形式ABC

LALBLC0000001××10001×010001001经过逻辑抽象，可列真值表：2〕写出逻辑表达式。1〕由题意进行逻辑抽象。43二.设计举例4〕画出逻辑电路图。44设计一个表决电路，该电路输入为A、B、C，输出是L。当输入有两个或两个以上为1时，输出为1，其他情况输出为0。用与非门设计该表决电路。解：例2

LABC+5V要设计的逻辑电路二.设计举例45设计一个表决电路，该电路输入为A、B、C，输出是L。当输入有两个或两个以上为1时，输出为1，其他情况输出为0。用与非门设计该表决电路。解：例2

1〕根据题意可列出真值表。2〕画出卡诺图。3〕简化和变换逻辑表达式

L=AB+AC+BCABCL00000101001110010111011100010111BCACAB二.设计举例463〕简化和变换逻辑表达式L=AB+AC+BC4〕画出逻辑电路图。47某董事会有一位董事长和三位董事，就某项议题进行表决，当满足以下条件时决议通过：有三人或三人以上同意；或者有两人同意，但其中一人必须是董事长。试用两输入与非门设计满足上述要求的表决电路。例3

解1)逻辑抽象。2)列出真值表；3)画出卡诺图，求输出L的表达式；假设：用变量A、B、C、D表示输入，A代表董事长，B、C、D代表董事，1表示同意，0表示不同意；用L表示输出，L＝1，代表决议通过，L＝0，代表不通过。4)画出由与非门组成的逻辑电路。二.设计举例48L=AB+AC+AD+BCD输入出ABCDL00000001001000110100010101100111输入出ABCDL10001001101010111100110111101111011111112)列出真值表3)画出输出L的卡诺图并化简得BCDABAD4)画出由与非门组成的逻辑电路。0000000149L=AB+AC+AD+BCD4)画出由与非门组成的逻辑电路。50二.设计举例例4

解1)逻辑抽象。2)列出真值表;

3)画出卡诺图,求输出L；4)画出逻辑电路。某工厂有A、B、C三台设备，其中A和B的功率相等，C的功率是A的两倍。这些设备由X和Y两台发电机供电，发电机X的最大输出功率等于A的功率，发电机Y的最大输出功率是X的三倍。要求设计一个逻辑电路，能够根据各台设备的运转和停止状态，以最节约能源的方式启、停发电机。51

2)列出真值表

3)画出卡诺图,求输出L；Y=AB+C

输入输出ABCXY0000010100111001011101110010100101010111524)画出逻辑图。Y=AB+C

例5：设计一个将余3码变换成8421BCD码的组合逻辑电路。解：〔1〕根据题目要求，列出真值表：〔2〕用卡诺图进行化简。〔注意利用无关项〕化简后得到的逻辑表达式为：〔3〕由逻辑表达式画出逻辑图。【例6】用门电路设计一个将8421BCD码转换为余3码的变换电路。解：

①分析题意，列真值表。该电路输入为8421BCD码，输出为余3码，因此它是一个四输入、四输出的码制变换电路，其框图如图4-7(a)所示。根据两种BCD码的编码关系，列出真值表，如表4-5所示。由于8421BCD码不会出现1010~1111这六种状态，因此把它视为无关项。②选择器件，写出输出函数表达式。题目没有具体指定用哪一种门电路，因此可以从门电路的数量、种类、速度等方面综合折衷考虑，选择最正确方案。该电路的化简过程如图4-7(b)所示，首先得出最简与或式，然后进行函数式变换。变换时一方面应尽量利用公共项以减少门的数量，另一方面减少门的级数，以减少传输延迟时间，因而得到输出函数式为图4–7例4-4框图及K图③画逻辑电路。该电路采用了三种门电路，速度较快，逻辑图如图4-8所示。表4–5例4-4真值表ABCDE3E2E1E000000001001000110100010101100111100010011010101111001101111011110011010001010110011110001001101010111100××××××××××××××××××××××××图8421BCD码转换为余3码的电路3.5组合逻辑电路中的竞争冒险4.3.1产生竞争冒险的原因

4.3.2消去竞争冒险的方法图3.5.1产生正跳变脉冲的竞争冒险3.5.1产生竞争冒险的原因

竞争：在组合电路中，信号经由不同的路径到达某一会合点的时间有先有后的现象;如不考虑门的延迟时间，L=0。如考虑门的延迟时间：由于G1的延迟，A的下降沿要滞后于A的上升沿，在输出端产生尖脉冲。

冒险：由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。