VLSI大规模集成电路制造技术讲义(-335)

重庆邮电学院杨虹光电工程学院目录绪论第一章

衬底制备第二章

外延第三章

氧化第四章

光刻第五章

制版第六章

扩散第七章

隔离第八章电极制备及封装

绪

论一、概念 集成电路〔IntegratedCircuits〕――就其本质来说，是将晶体管、二极管等有源元件和电阻器、电容器等无源元件按一定的电路互连，“集成〞在一块半导体单晶片上，完成特定的电路或系统的功能。集成电路芯片设计过程框架是功能要求行为设计（VHDL）行为仿真综合、优化——网表时序仿真布局布线——版图后仿真否是否否是Singoff1958年，制成了第一只单片集成电路。与以往电子装备相比，在缩小体积，降低本钱，提高可靠性，降低功耗，提高速度，提高集成度等方面都表达了巨大的优越性。此后20年，集成电路进入“黄金〞时期，开展速度惊人。集成度几乎每年翻一翻。Moore定律集成电路按规模分类：1.小规模集成电路〔SSI〕：集成度在100元件或10个逻辑门以下，50年代末期。2.中规模集成电路〔MSI〕：集成度在100－1000个元件或10－100个逻辑门，60年代。3.大规模集成电路〔LSI〕：集成度1000个元件或100个逻辑门以上，70年代。4.超大规模集成电路〔VLSI〕：集成度105以上，70年代后期。5.特大规模集成电路〔ULSI－UltraLargeScaleIntegratedCircuits〕：集成度106以上，目前。三.集成电路制造过程

设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求第一章

衬

底

制

备将用作器件衬底的单晶材料，经切片、研磨和抛光等工序，获得具有一定厚度和晶向、外表高度平整、光洁、没有损伤层的单晶薄片。这种单晶材料的加工过程称为衬底制备。一．衬底材料衬底材料主要有三种类型：1、

元素半导体〔Si、Ge〕2、

化合物半导体〔GaAs〕3.绝缘体〔蓝宝石、尖晶石〕二、切片采用切片机将单晶锭切割成园片。由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻蚀硅片测试和封装用掩膜版重复20-30次集成电路芯片的显微照片集成电路的内部单元(俯视图)三、

研磨〔磨片〕切片后，外表存在一定程度〔约20微米〕的机械损伤层和外表形变，单晶片研磨就是除去切片时所造成的外表损伤和外表形变，使单晶片外表平整、光洁，并到达器件生产所要求的厚度。研磨是利用大量硬度比被加工外表大的，具有复杂棱角的磨料，在外力的推动下，对被加工外表进行运动形式复杂的一种机械加工。1、

机械抛光：与磨片一样，只是采用粒度更小的抛光料，同时抛光盘上覆盖抛光布〔丝绒、海军呢或毛确实良等〕进行软研磨。特点：平整度高，但成效低，材料消耗大，在外表留有与抛光料粒度相当的损伤层。2、

化学抛光：利用化学作用进行外表加工的一种方式。分为液相抛光和汽相抛光。特点：液相〔化学溶液〕抛光速度快，外表光洁度高，没有残留损伤层，但平整度差。汽相〔腐蚀气体〕抛光可以进一步消除抛光外表的残留损伤和应力。二氧化硅化学机械抛光是利用NaOH对硅进行腐蚀，使硅片外表的硅原子形成硅酸盐：Si+2NaOH+H2O→Na2SiO3+2H2↑Si+2NaOH+2H2O→Na2SiO4+3H2↑通过微细柔软的二氧化硅微粒对硅片外表产生摩擦，使硅酸盐不断进入抛光液。沟道长度为0.15微米的晶体管栅长为90纳米的栅图形照片100

m头发丝粗细

50

m

30m1

m

1

m(晶体管的大小)90年代生产的集成电路中晶体管大小与人类头发丝粗细、皮肤细胞大小的比较第二章外延

外延就是在一定的条件下，在一块经过仔细制备的单晶衬底片上，沿其原来的结晶方向，生长一层导电类型、电阻率、厚度和晶格结构完整性都符合要求的新单晶层。此单晶层叫外延层。同质外延：

生长的外延层与衬底材料相同。例如在硅衬底上外延硅，在GaAs衬底上外延GaAs。异质外延：生长的外延层在结构、性质上与衬底材料不同。如SiGe/Si异质结外延。外延按生长机理可归纳为直接生长法和间接生长法直接生长法：就是不经过中间化学反响，从源直接转移到衬底上，形成外延层。如分子束外延。间接生长法：就是生长外延层所需要的原子或分子是由含其组元的化合物〔四氯化硅、三氯化砷等〕，经过复原、热分解等反响，沉积在衬底外表。如汽相外延等。本章着重介绍同质硅外延的生长机理，分析影响外延层生长速率和质量的主要因素，以及外延层参数检测手段。

第一节

硅外延的根本原理

一、

外延生长过程和热力学原理下面以目前最广泛应用的氢复原四氯化硅体系，来说明同质硅外延的一般生长过程。氢复原四氯化硅法是以氢气作为复原剂和运载及稀释气体。在高温下，四氯化硅被氢气复原析出硅，其化学反响为：SiCL4〔气〕＋2H2〔气〕＝Si〔固〕＋4HCL〔气〕实际反响比较复杂，还有许多中间步骤，但可归纳为以下过程：〔1〕反响剂质量转移到生长层外表；〔2〕把反响剂分子吸附在生长层外表；〔3〕在生长层外表进行化学反响得到硅原子和其它附产物；〔4〕附产物分子向主气流的质量转移；〔5〕硅原子形成晶核或加接到晶核上。二、

外延层的生长速率1、生长速率和反响剂浓度的关系 在较小的反响剂浓度范围内，生长速率和反响剂浓度成正比，但它们之间并不成线性关系。比方，对SiCL4外延，开始时生长速率随SiCL4浓度的增加而增大，在某一浓度下到达最大值，以后再增加SiCL4浓度，其腐蚀作用就到达不可无视的地步，腐蚀反响式为：SiCL4〔气〕＋Si〔固〕＝2SiCL2〔气〕由于SiCL4的腐蚀作用，降低了有效生长速率，甚至使Si外表被腐蚀。因此SiCL4浓度不能取得太大。典型的生长速率为1微米/分钟，对应的SiCL4摩尔数只有1∽2％左右。2、生长速率和外延温度的关系 在较高的温度下(1200°C)，生长层外表的化学反响进行得相当快，外表的反响剂分子根本全部被复原，外延生长速率主要取决于气体分子转移到生长层外表的快慢，称为质量转移控制过程。由于汽相质量转移系数对温度的变化不敏感，所以，在质量转移控制下，生长速率与温度的函数关系不明显。在较低的温度下(<1100°C)，生长速率主要由源分子在生长层外表进行化学反响的快慢决定，因而称为外表反响控制过程，此时，生长速率随绝对温度的增加呈指数式急增。(<700°C)复原无法进行.所以，在生产上为了控制方便，外延生长通常采用较高的温度，以致温度的微小波动不会引起生长速率的显著变化。(1150~1250°C)3、生长速率和衬底取向的关系 外延生长速率与衬底取向有关，在相同条件下，生长速率v[110]>v[100]>v[111]。[111]易控制,价格廉价.

三、外延层中的掺杂 不同的半导体器件对外延层的导电类型、电阻率均有不同的要求，因此，外延工艺必然涉及到掺杂。掺杂就是在外延过程中参加杂质原子〔主要是杂质原子的氢化物，如硼烷、砷烷、磷烷等，它们分解成杂质原子〕，使它取代晶格点阵上的Si原子，利用杂质原子多出的电子或空穴使外延层呈现一定的导电类型。如果掺Ⅲ族元素，外延层呈p型；如果掺Ⅴ族元素，外延层呈n型。掺杂剂量的大小决定外延层的电阻率。化学汽相淀积(CVD)1.常压化学汽相淀积(APCVD)2.低压化学汽相淀积(LPCVD)3.等离子增强化学汽相淀积(PECVD)APCVD反响器的结构示意图LPCVD反响器的结构示意图平行板型PECVD反响器的结构示意图单晶硅的化学汽相淀积(外延)：一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片二氧化硅的化学汽相淀积：可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源低温CVD氧化层：低于500℃中等温度淀积：500～800℃高温淀积：900℃左右物理气相淀积(PVD):蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属外表的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上第2节

外延层性能的检验外延层性能的检验包括电阻率、杂质浓度分布、外延层厚度、少数载流子寿命、迁移率、夹层、位错密度、层错密度和外表缺陷等。其中杂质浓度分布通常只作为抽查工程，迁移率因测量方法较复杂，一般很少检验。一、

电阻率的检验电阻率一般可采用三探针、电容－电压法和四探针法等多种方法检验。下面主要介绍三探针法。三探针法主要用于测量n/n+(p/p+)型外延层的电阻率。根本原理是利用金属探针与半导体接触形成势垒结〔肖特基结〕，其反向击穿电压VB与半导体电阻率之间存在单值的函数关系，VB＝αρβ其中，α、β只与探针和测试条件有关。探针1和探针3一般由杜美丝或高速钢制成，与外延层形成欧姆接触；探针2由钨丝制成，它与硅片接触形成肖特基结。反向电压加在1、2探针之间，测量电压由2、3探针间引出。逐渐增加1、2探针间的电压，当电压到达某一值时，电流突然增大，这个电压就是反向击穿电压。首先用一组电阻率的标准样品，做出一条击穿电压和电阻率关系的标准曲线，然后，只要测出外延层的击穿电压VB，就可以从标准曲线查得与该VB相对应的ρ值。需要注意两点：1.

外延层厚度必须大于接触点肖特基结反向击穿时的耗尽区宽度，耗尽区宽度的理论值约为6.26x107〔VB/N〕1/2。否那么，测得的电压不是击穿电压而是穿通电压。2.

外延层外表必须清洁，否那么，测得的电压低于击穿电压。二、外延层厚度测量测量外延层厚度的方法很多，如层错法、解理法和红外干预法,椭偏光等，下面主要介绍层错法。 起源于衬底上的层错腐蚀图形，在几何学上和外延层厚度有关，三个主要晶向上层错腐蚀图形的边长与外延层厚度的关系如下表：显示层错的腐蚀液为：〔50克CrO3溶于100毫升水中〕：48%HF＝1:1，一般俗称铬酸腐蚀液。腐蚀时间10－30秒。需要注意的是，由于层错还可以起源于外延层内，所以，在选择测量图形时，一定要选择起源于衬底即片子中心区域最大的层错图形。另外，经腐蚀后外延层的厚度将减薄，必要时需考虑用腐蚀速率予以修正。三、

夹层的测量夹层是指在n/n+(p/p+)型结构外延层中出现反型或高阻层，它使集电区电阻增大，pn结反向特性产生“台阶〞等不良现象。外延层夹层可用四探针法进行测量。根据四探针测量原理，在正常情况下，其测量电压V与电流I之间有如下关系：V＝〔I/G〕〔ρsub/xsub〕式中，xsub－衬底的厚度ρsub－衬底的电阻率G－四探针的修正因子。nn+I正常情况,n+电阻低测量电压V小uvn高阻夹层n+有高阻夹层,V大几百~上千mvI由于衬底的并联短路作用，正常情况下测出的电压值很小，一般只有几毫伏。如果在外延层和衬底之间存在高阻或反型层，由于夹层的阻挡作用，电流将主要从外延层上流过，这时，测量电压就会大于上述正常情况，往往到达几百甚至上千毫伏。因此，可以通过测量夹层电压来判断外延层中是否存在夹层。四、

缺陷的检测外延层缺陷主要有体缺陷〔位错、层错〕和外表缺陷〔角锥体、乳突、划道、雾等〕，一般采用显微镜观测。第三章

氧化氧化〔即SiO2的制备〕在集成电路制造工艺中非常重要，正是有了氧化工艺，再结合光刻和扩散工艺，才使得Si平面工艺及大规模集成电路制造出现飞跃性开展。随着人们对二氧化硅膜性质的认识不断开展，二氧化硅膜在半导体器件生产上的应用也越来越广泛，目前主要有下面几个方面：2、二氧化硅对器件外表的保护和钝化作用在器件外表覆盖一层二氧化硅膜，使器件与外界气氛隔离开来，防止了外界气氛对器件的影响，从而通过了器件的稳定性和可靠性。3、二氧化硅膜用于器件的电绝缘与隔离由于二氧化硅具有很高的电阻率，是良好的绝缘材料，所以在器件中作铝引线和薄膜下面元件之间的电绝缘层，以及大规模集成电路多层布线间的绝缘层。还可以用二氧化硅的绝缘性能来实现集成电路各元件之间的电隔离，即介质隔离。4、二氧化硅膜用作电容器的介质材料二氧化硅的介电常数在10千赫频率下工作时为3-4，损耗因素为10-1∽10-3，击穿电压高，温度系数小，是制作电容器介质的良好材料。5、二氧化硅膜用作MOS场效应管的绝缘栅介质6、二氧化硅膜用于其它半导体器件在硅光电池或光探测器外表生长一层二氧化硅膜，可以有效地防止光的反射，提高光电池的转换效率和短路电流。第一节

二氧化硅膜的制备

目前，在硅片外表上生长二氧化硅膜的方法很多，如热生长氧化法、热分解淀积法、溅射法、真空蒸发法、外延生长法以及阳极氧化法等，其中用得最多的是热生长氧化法和热分解淀积法。一、

热生长氧化法物质与氧作用，生成氧化物的过程，称为氧化反响，简称氧化。热生长氧化法，是指硅片与氧化剂〔氧、水或其它含氧物质〕在高温下进行反响而生长出一层二氧化硅膜的方法。反响式为：Si＋O2→SiO2

Si＋2H2O→SiO2＋2H2↑热氧化一般包括：干氧氧化、湿氧氧化和水汽氧化三种，其中干氧氧化和湿氧氧化是平面工艺中最常用的方法。1.水汽氧化水汽氧化是利用水汽在高温下与硅片外表接触反响，生成二氧化硅膜。氧化过程是：当水汽与高温硅片接触时，水分子与硅片外表的硅原子反响生成二氧化硅起始层，其反响式为：Si＋2H2O→SiO2＋2H2。其后，水分子透过二氧化硅起始层扩散到Si－SiO2界面处，再与硅原子反响，使氧化膜不断增厚。当氧化温度在1000oC以上时，其氧化速率主要受水在氧化层中扩散速率的限制。此时根据实验结果得知，二氧化硅膜的生长符合抛物线规律，即：x2＝ct〔x为氧化膜厚度，c为氧化速率常数，t为氧化时间〕水汽氧化的特点：生长速率较快，但氧化膜质量不高，稳定性差，特别对磷扩散的掩蔽能力较差，所以，当前一般不采用此方法。2、干氧氧化法干氧氧化法是在高温下，氧直接与硅片反响生成二氧化硅的方法。其反响式为：Si＋O2→SiO2干氧氧化法的特点：枯燥、致密，光致抗刻蚀接触良好，光刻时不易产生浮胶现象，但氧化膜生长速率较慢。3、湿氧氧化法湿氧氧化法是将枯燥纯洁的氧气，在通入氧化炉之前，先经过一个水浴瓶〔水温一般在80-100oC〕，使氧气通过加热的高纯去离子水，携带一定量的水汽。由于湿氧氧化法的氧化剂是氧和水的化合物，所以湿氧氧化法的氧化膜生长速率介于干氧和水汽氧化之间。进行干氧和湿氧氧化的氧化炉示意图二、热分解淀积氧化膜法〔CVD〕热分解淀积氧化膜法，是利用含硅的化合物，经过热分解反响，在基片外表淀积一层二氧化硅膜的方法。这种方法的优点是：基片本身不参与形成氧化膜的反响，而仅仅作为淀积二氧化硅膜的衬底。所以基片可以是硅片，也可以是金属片或陶瓷片等。这是与热生长氧化法最根本的区别。由于这种方法对基片的温度要求不高，故也称“低温淀积〞。热分解淀积氧化膜常用的化合物有烷氧基硅烷和硅烷二类，分别介绍如下：1.烷氧基硅烷热分解淀积法烷氧基硅烷[Si(OC2H5)4等碳氢氧硅化合物]加热到一定温度〔600－800oC〕，即可分解出二氧化硅，淀积在衬底外表。反响过程如下：

烷氧基硅烷→SiO2＋气态有机原子团＋SiO＋C从反响式可以看出，烷氧基硅烷加热后，分解出二氧化硅，但也随之生成了一些副产物。因此，二氧化硅质量受到影响，一般不采用此方法2、硅烷热氧化淀积法硅烷〔SiH4〕热氧化淀积法是将硅烷在氧气中加热，反响生成二氧化硅，淀积在硅片或其它基片上。反响式如下：

SiH4〔气〕＋2O2〔气〕→SiO2〔固〕＋2H2O↑〔气〕这种反响不生成有机原子团等附产物，反响温度也低得多〔300oC左右〕，二氧化硅膜质量较高且均匀性较好。3、淀积法形成二氧化硅膜的特点与热生长二氧化硅膜相比，淀积法形成的二氧化硅膜具有以下特点：．可以在金属、陶瓷及其它半导体材料〔如Ge、GaAs等〕基片上淀积二氧化硅膜，这是热生长无法做到的。．由于淀积法所需温度较低，对于一些不宜作高温处理而又需要在外表形成二氧化硅膜的样品，用此法较为适宜。．可以淀积较厚的二氧化硅膜。第二节

二氧化硅膜的性质

一、二氧化硅的物理性质二氧化硅是一种无色透明的固体，除少数属石英晶体外，大多数均属无定性二氧化硅或称二氧化硅玻璃。本节介绍的各种性质也主要指二氧化硅玻璃。由于是玻璃态二氧化硅，所以没有固定的溶点。软化温度为1500oC，热膨胀系数小〔2x10-3度－1〕，所以生产上所用的石英玻璃器皿能经受温度的突然起伏而不至于破裂。二氧化硅的密度由于制备方法不同而不同，但差异不大，一般在2.0－2.3之间。天然生长的石英晶体的比重为2.65，密度的大小反响出二氧化硅的致密程度。二氧化硅的折射率是表征薄膜光学性质的重要参数，可用干预显微镜或椭圆偏振仪测量。密度较大的二氧化硅折射率也较大。二氧化硅的电阻率与制备方法有关。热生长的二氧化硅薄膜电阻率可达1015-1016欧姆厘米，而淀积法生长的二氧化硅电阻率却只有107－108欧姆厘米。二氧化硅膜是一种良好的电介质，其性能的优劣通常用介电强度和介电常数来表征。前者表示耐压强度，后者是表示电容器电性能的重要参数。二氧化硅的介电强度可达106－107伏/厘米，说明用于作绝缘材料时可以承受较高的电压。二氧化硅的介电常数为3.9，与制备方法有关。一、

二氧化硅的化学性质二氧化硅的化学名称叫硅酐，可以从硅酸脱水生成，属于酸性氧化物。它是硅的最稳定的化合物，不溶于水，和酸〔除氢氟酸〕也不起反响。二氧化硅与多种金属、非金属氧化物在一定温度下可以形成不同组份的玻璃体，所以在烧杯中盛的水，往往含有少量的碱金属离子〔Na＋、K＋〕，它将危害器件的性能。在生成二氧化硅膜时，往往通入一些硼、磷杂质，使之形成硼硅玻璃或磷硅玻璃，可起吸附和固定Na＋、K＋离子的作用。二氧化硅的另一重要性质是能与氢氟酸进行化学反响，即：

SiO2＋4HF→SiF4↑＋2H2O生成的四氟化硅能进一步与氢氟酸反响，生成可溶于水的络合物－六氟硅酸，即：SiF4＋2HFH2[SiF6]综合以上两部反响，可得总的反响为

SiO2＋6HFH2[SiF6]生产中光刻扩散窗口和引线窗口等，就是利用了二氧化硅的这一重要化学性质腐蚀速度的快慢与氢氟酸的浓度和腐蚀反响温度等有关。一般来说，氢氟酸浓度越高，腐蚀速度越快；反响温度越高，腐蚀速度越快。第三节

二氧化硅膜质量的检验

二氧化硅膜质量的检验主要是外表质量的检验和膜厚的测量。一、

氧化层膜厚的测量1、比色法由于光的干预作用，不同的二氧化硅膜可表现出不同的颜色，所以，直接观测硅片外表的氧化膜颜色，可以比较方便地估计出氧化膜的厚度。其对应关系如下表：从表中可以看出，氧化膜颜色随其厚度的增加呈周期性的变化，对应同一颜色，可能有几种厚度，所以这种方法有较大的误差。不过，可将生长了氧化膜的硅片在氢氟酸中进行腐蚀，观测其颜色的变化，确定其厚度。当氧化膜厚度超过7500埃时，颜色的变化不明显了，因此，这种方法只限于测量厚度在1微米以下的氧化层。

另外，还要注意，表中所列的颜色，是照明光源与眼睛均垂直于硅片外表时所观测的颜色。2、椭圆偏振法目前测量氧化膜厚度最常用的方法是椭圆偏振法，它是根据椭圆偏振光经硅片外表氧化膜反射后振幅和相位的变化与膜厚的关系来进行测量。这种方法具有非破坏性、快速、准确等优点。3.等厚干预法(劈尖膜)二、外表质量检验1.宏观缺陷:二氧化硅膜的外表往往存在斑点、裂纹、白雾和针孔等缺陷，并且膜厚有时也不均匀，可用肉眼或显微镜进行检验。外表颜色一致说明外表均匀性较好，白雾和裂纹可以直接观测到，斑点和针孔须在显微镜下观测，它们表现为亮点或黑点。2.微观缺陷:(1).Na+污染:工作环境,设备带入,几乎不可防止,但应尽量减少,将其降到1011/cm2以下,可保证器件稳定,大于1012/cm2那么不稳定.(2).热氧化层错:杂质局部堆积,使c-e极短路,使pn结击穿电压下降，降低成品率，采用低温氧化降低氧化层错密度，严格生产管理和工艺管理。第四章

光

刻在半导体平面管和集成电路生产过程中，光刻的目的就是按照设计的要求，在SiO2或金属膜上面刻蚀出与掩膜版完全对应的几何图形，以实现选择性扩散和金属膜布线的目的。图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上

通常采用紫外线接触曝光光刻法，此外，也有光学曝光、软X射线曝光和电子束曝光等。本章主要介绍光刻工艺本身所涉及到的光刻胶、光刻工艺及其原理，并对光刻工艺中常遇到的质量问题进行分析。光刻三要素：光刻胶、掩膜版和光刻机光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变正胶：分辨率高，在超大规模集成电路工艺中，一般只采用正胶，曝光后可溶。负胶：分辨率差，适于加工线宽≥3

m的线条，曝光后不可溶。第一节光致抗蚀剂〔光刻胶〕

光致抗蚀剂是一种有机高分子化合物，主要由碳、氢等元素组成。它在外界因素〔光、热等〕的作用下，其内局部子结构发生变化，化学特性随之发生变化〔由可溶性变为不可溶性或不可溶性变为可溶性〕。根据光致抗蚀剂在曝光前后溶解性的变化，可分为正性和负性两种：一、

负性光致抗蚀剂〔负胶〕光致抗蚀剂在曝光前对某些溶剂是可溶解的，曝光后硬化成不可溶解的物质，这一类抗蚀剂称为负性光致抗蚀剂，由此组成的光刻胶称为负性胶。主要有聚脂类和聚炔类等。负性胶的特点是粘附性好，耐腐蚀。二、正性光致抗蚀剂〔正胶〕曝光前对某些溶剂是不可溶的，而曝光后却变成了可溶性的。这类抗蚀剂称为正性光致抗蚀剂。由此组成的光刻胶称为正性胶。这一类胶主要有邻叠氮醌类。正性胶的特点是抗碱性差，耐酸性好。三、

对光致抗蚀剂性能的要求1、高分辨率：分辨率是光致抗蚀剂极为重要的特性，是指用某种光刻胶所能得到的光刻图形的最小尺寸。2.高灵敏度：灵敏度是与分辨率同样重要的特性，它定义为光刻胶感光所必须的照射量。

3、粘附性能好：抗蚀剂与衬底〔如SiO2、金属等〕之间粘附的牢固程度直接影响到光刻的精度。4、抗蚀性能好：要求抗蚀剂坚膜后，能够较长时间地抵抗腐蚀剂的侵蚀。5.稳定性：要求抗蚀剂在常温和光〔主要是紫外光〕屏蔽的情况下，即使参加了振感剂也不发生暗反响；在烘烤枯燥时，不发生热交联。第二节光刻工艺原理

在平面晶体管和集成电路生产中，都要经过屡次光刻。虽然各次光刻的目的要求和工艺条件有所差异，但其过程根本是一致的，一般都要经过涂胶、曝光、显影、坚膜、刻蚀和去胶等步骤。一、涂胶(图a)涂胶就是在SiO2或其它薄膜外表，涂上一层粘附良好、厚度适当、均匀的光刻胶。涂胶一般采用旋转法，它的原理是利用转动时产生的离心力，将滴于片子上多余的胶液甩去，在光刻胶外表张力和旋转离心力的共同作用下，展成厚度均匀的胶膜。胶膜的厚度由转速和胶的浓度来调节。但转速引起的厚度变化比浓度引起的大。涂覆胶膜的厚度要适当、均匀，胶膜太薄，针孔多，抗蚀能力差；胶膜太厚，分辨率低。实践说明，在一般情况下，分辨率约为膜厚的5-8倍。二、

前烘(图a)前烘就是在一定的温度下，使胶膜里面的溶剂缓慢地、充分地逸出来，使胶膜枯燥，增加它的粘附性和耐磨性。前烘的温度和时间随胶的种类及膜厚的不同而有所区别。由此，某一光刻胶的前烘温度和时间由实验来确定。前烘的温度和时间必须适宜温度过高会引起抗蚀剂的热交联，在显影时留下底膜；温度过底，抗蚀剂中的有机溶剂不能充分逸出，造成针孔密度增加，浮胶或图形变形等现象。三、曝光(图b)曝光就是对涂光刻胶的基片进行选择性的光化学反响，使曝光局部的光刻胶在显影液中的溶解性改变，经显影后在光刻胶膜上得到和“掩膜〞相对应的图形。曝光方法有两种，即接触式曝光和非接触式曝光：1、接触式曝光：通常采用紫外线接触曝光，它的根本步骤是定位对准和曝光。定位对准是使掩膜的图形和硅片上的图形精确套合，是曝光最关键的一步。因此，除了认真仔细操作外，还要求有良好的对准装置，即精密的微调和压紧机械系统，特别是压紧时准确套合不发生位移，要有适宜的光学观测系统，要求显微镜既有一个比较大的景深，同时又有足够高的分辨率。2.非接触式曝光：目前比较先进的曝光方法，采用投影式曝光。对位精确，分辨率更高，硅片图形与掩膜幅员形之间可按比例缩放。四、显影(图c)显影是将曝光后的基片放在显影液中，去除曝光局部的胶膜，以获得腐蚀时所需要的抗蚀剂膜的保护图形。显影后，一般应检查以下几个方面的问题：图形是否套准，边缘是否整齐，有无残胶、邹胶、浮胶和说明有无划伤等，如果有不合格的片子，应进行返工。五、

坚膜(图c)坚膜就是在一定的温度下，将显影后的片子进行烘焙，除去显影时胶膜所吸收的显影液和残留水分，改善胶膜与基片间的粘附性，增强胶膜的抗蚀能力，以及消除显影时所引起的图形变形。

坚膜的温度和时间要适宜。假设温度太低，时间太短，抗蚀剂胶膜没有烘透，膜就不巩固，腐蚀时易脱胶；假设温度过高，时间太长，那么抗蚀剂胶膜因热膨胀而翘曲和剥落，腐蚀时也容易产生钻蚀或脱胶，还可能引起聚合物发生分解，产生低分子化合物，影响粘附性能，削弱抗蚀能力。六、腐蚀(图d)腐蚀就是用适当的腐蚀剂，对未被胶膜覆盖的二氧化硅或其它薄膜进行腐蚀，按照光刻胶上已显示出来的图形，完整、清晰、准确地腐蚀，供选择性扩散或到达金属布线的目的。它是影响光刻精度的重要环节。对腐蚀剂的要求：a、

对需要腐蚀的物质进行腐蚀；b、

抗蚀剂胶膜不腐蚀或腐蚀很小；c、

腐蚀因子要大于一定的数值〔腐蚀因子定义：当腐蚀线条时，腐蚀的深度与一边的横向增加量的比值〕。它的值大，说明横向腐蚀速度小，腐蚀效果好，常用来衡量腐蚀的质量。d、毒性小，使用方便，腐蚀图形边缘整齐、清晰。腐蚀可分为两大类：1、湿法腐蚀SiO2的腐蚀：腐蚀液以氢氟酸为根底。Si3N4的腐蚀：氮化硅的化学性质比较稳定，氢氟酸腐蚀较慢，采用磷酸腐蚀液。铝层的腐蚀：腐蚀液有磷酸、高锰酸钾等。2.干法等离子腐蚀湿法腐蚀的侧向钻蚀严重，腐蚀特性受温度和材料性质影响大，不易控制，所以，不能满足刻蚀精细图形的需要。干法等离子腐蚀清洁、枯燥，无脱胶现象，能够较好地解决这个问题。溅射与离子束铣蚀：通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差等离子刻蚀(PlasmaEtching)：利用放电产生的游离基与材料发生化学反响，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差等离子腐蚀原理：在气体中，一般总存在微量的杂散电子，这些电子在高电场的加速下获得能量，当它跟气体中的原子或分子发生非弹性碰撞时，便产生二次电子。它们进一步再与其它原子或分子碰撞电离，就会产生气体辉光放电。

在放电过程中，非弹性碰撞可以产生分子鼓励和活性基，它们的化学性质很活泼，但寿命很短，很快就被缔合。当鼓励和缔合速度相等时，那么维持等离子状态。等离子腐蚀就是利用放电过程中所形成的这些化学活性基与被腐蚀膜层发生选择性的化学反响，反响生成能够被气流带走的挥发性气体。多晶硅的腐蚀：一般采用CF4作为根本工作气体，它腐蚀硅的活性基是F*，化学反响式4F*＋Si→SiF4↑二氧化硅和氮化硅的腐蚀：据分析，CF4气体等离子体中的CF3*不腐蚀硅，只腐蚀硅化物。所以在等离子体中，硅的腐蚀剂F*应尽可能减少，硅化物的腐蚀剂CF3*尽可能增多。实践说明，参加乙烯或氢，能吸收F*；采用含碳原子数较多的氟里昂气体〔如C3F8〕，能增加等离子体中硅化物腐蚀剂的比例。铝的腐蚀：铝是活泼金属，和氯很容易起化学反响，可用氯等离子体〔CCl4〕腐蚀。七、去胶〔图e〕去胶就是在SiO2或其它薄膜上的图形腐蚀出来后，把覆盖在图形外表上的保护胶膜去除干净。主要方法有：1.溶液去胶：用有机溶剂〔一般称去胶剂〕浸泡，使抗蚀剂膜溶胀，然后将它擦去。去胶剂一般是含氯的烃化物，并含有外表润滑剂。这种方法的缺点是洗涤周期长，操作麻烦。同时，去胶剂中含有较多的无机杂质，在制备外表效应元件时，可能引起不良后果。2.氧化去胶：是用强氧化剂将抗蚀剂氧化成二氧化碳和水而到达去胶作用。常用的强氧化剂有硫酸，硫酸－过氧化氢〔3:1〕混合液，硫酸－重铬酸钾溶液等。3.等离子去胶：它的原理和等离子腐蚀一样，所不同的是工作气体不同。它是利用在反响气体中通入少量的氧气，在高频电场下所产生的活性氧，迅速地使光刻胶氧化成为可挥发的CO2、H2O，以及其它气体，到达去胶目的。第三节

光刻缺陷半导体器件和集成电路的制造对光刻的要求：刻蚀的图形完整，尺寸准确，边缘整齐陡直；图形内没有针孔；图形外没有残留的腐蚀物质。同时要求图形套合准确，无污染等。但在光刻过程中，往往产生一些缺陷，下面简单予以介绍。

1.浮胶：浮胶就是在显影和腐蚀过程中，由于化学试剂不断侵入光刻胶膜与SiO2或其它薄膜的界面，引起抗蚀剂图形胶膜皱起或剥落。所以，浮胶的产生与胶膜的粘附性有密切关系。2.毛刺和钻蚀：腐蚀时，如果腐蚀液渗透光刻胶的边缘，会使图形边缘受到腐蚀，从而破坏掩蔽扩散的氧化层或铝条的完整性。假设破坏较轻，图形边缘出现针状的局部破坏，习惯上就称为毛刺；假设腐蚀严重，图形边缘出现“锯齿状〞或“绣花状〞似的破坏，就称它为钻蚀。当SiO2等掩膜窗口存在毛刺和钻蚀时，扩散后结面就很不平整，影响结特性，甚至造成短路。同时，光刻的分辨率和器件的稳定性、可靠性也会变坏。3.针孔：在氧化层上，除了需要刻蚀的窗口外，在其它区域也产生大小一般在1~3微米的细小孔洞，这些孔洞在光刻工艺中称为针孔。针孔的存在，将使氧化层不能有效地起到掩蔽作用。在器件生产尤其是集成电路和大功率器件生产中，针孔是影响成品率的主要因素之一。

4.小岛：小岛是指在应该将氧化层刻蚀干净的扩散窗口内，还留有没有刻蚀干净的氧化层局部区域，它的现状不规那么，很象岛屿，尺寸一般比针孔大些，习惯上称这些氧化层“岛屿〞为小岛。小岛的存在，使扩散区域的某些局部点，因杂质扩散受到阻碍而形成异常区。它使器件击穿特性变坏，漏电流增大，甚至极间穿通。第五章

制

版在平面晶体管和集成电路的制造过程中，要进行屡次光刻，为此，必须制备一组具有特定几何图形的光刻淹膜。制版的任务，就是根据晶体管和集成电路参数所要求的几何图形，按照选定的方法，制备出生产上所要求的尺寸和精度的淹膜图案，并以一定的间距和布局，将图案重复排列于淹膜基片上，进而复制批量生产用版，供光刻工艺曝光之用。光刻淹膜质量的好坏将直接影响光刻工艺的质量，从而影响晶体管和集成电路的性能和成品率。所以，光刻工艺对淹膜版的质量要求有：1.图形尺寸准确，符合设计要求，且不发生畸变。

2.应有一定数量完全相同的图形，整套淹膜版中的各次版应能一一套准，套准误差应尽量小。3.图形黑白区域之间的反差要高。一般要求在2.5以上。4.图形边缘应光滑，无毛刺，过渡区要小〔即“黑区〞应尽可能陡直地过渡到“透明〞区〕。5.版面平整，光洁，无针孔、划痕和小岛。6.版面巩固耐用，不易变形一、

原图绘制早期的制版工艺中，图形的绘制是通过手工或机械的方式，在一张带有红色塑料涂层的透明薄膜上，描刻出所需的设计图形。这种方法已经被淘汰，目前，都采用计算机绘制图形。计算机绘图有专门的绘图软件，利用坐标和各种形状的图形，可以绘制任何所需的设计图形。绘制好的图形将存放在磁带上。

二、

初缩初缩是利用光学图形发生器将原图缩小到中等尺寸〔芯片面积的10倍〕，制成中间版。光学图形发生器实际上是一种光学投影缩小照相系统，其工作原理是将计算机绘制的存放在磁带上的原图数据，在乳胶板或匀胶铬板上转换成10倍于芯片面积的图形或图形阵列，从而制成中间版。三、

精缩与分步重复精缩是利用精缩分步重复照相机，将中间版的图形缩小到实际芯片尺寸，并重复排列印制在工作版上，所以，精缩又称为分步重复缩小。

第六章扩散

将杂质元素参加到半导体中，通常有两种方法：一种是将杂质原子渗入到基片熔体中，即合金法；另一种是采用固态扩散，简称扩散法。二者相比较，扩散法有如下突出的优点：由于扩散具有以上优点，目前在器件制造中占主导地位。但是，扩散法也有缺乏之处，例如，扩散一般在高温下进行，高温过程往往使材料的晶体结构发生变化，产生二次缺陷，从而影响器件性能；又如，为了进一步提高晶体管的工作频率和集成电路的规模，需在几百埃的范围内形成平坦、均匀的结面，采用扩散法是比较难实现的。因此很多时候采用另一种掺杂方法――离子注入掺杂。本章主要介绍这两种方法的掺杂原理、工艺及检验分析。 杂质掺杂掺杂：将需要的杂质掺入特定的半导体区域中，以到达改变半导体电学性质，形成PN结、电阻、欧姆接触磷(P)、砷(As)——N型硅硼(B)——P型硅掺杂工艺：扩散、离子注入替位式扩散：杂质离子占据硅原子的位：Ⅲ、Ⅴ族元素一般要在很高的温度(950～1280℃)下进行磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层间隙式扩散：杂质离子位于晶格间隙：Na、K、Fe、Cu、Au等元素扩散系数要比替位式扩散大6～7个数量级杂质横向扩散示意图固态源扩散：如B2O3、P2O5、BN等利用液态源进行扩散的装置示意图第一节

扩散原理

一、扩散的本质扩散的本质是由热运动所引起的粒子〔原子、分子或离子〕的输运过程。当物体内部存在浓度或温度梯度时，那么会在物体中产生使浓度或温度趋于均匀的定向扩散运动。这就是所谓的热扩散。在固态物质中，假设粒子的浓度梯度为▽N，稳定时，由于扩散产生的扩散流密度为：J=－D▽N式中，D为扩散系数，单位是厘米2.秒－1；负号表示粒子是从浓度高处向浓度低处扩散，这就是菲克定律的数学表达式。二扩散系数从上面可以看出，，扩散的快慢与浓度梯度成正比。除此之外，从试验得知，还与扩散杂质的种类和扩散温度有关。试验说明，扩散系数D随绝对温度的倒数指数式变化，其数学表达式为：扩散系数随温度变化很迅速，温度越高，扩散系数数值越大，杂质在硅中的扩散就越快。一般温度增加10℃，扩散系数将增加一倍左右，所以，扩散系数在扩散工艺中是一个很重要的参数。扩散系数除与温度有关外，还与基片材料的晶向、晶格的完整性、基片材料的本体杂质浓度及扩散杂质的外表浓度有关。三

扩散机构杂质原子〔或离子〕在半导体中的扩散机构比较复杂，但主要可分为以下两种机构：替位式扩散和间隙式扩散。1、

替位式扩散机构硅平面工艺中的硼、磷扩散都属于替位式扩散。在理想的单晶体中，原子的周期性排列是很规整的，在一定的温度下，位于晶体格点上的硅原子都在围绕着自己的平衡位置做不间断的振动。由于原子振动的不均匀性，其中总会有一定数目的原子振动得比较厉害，以致有足够的能量来克服周围原子对它的束缚，而脱离平衡位置运动到新的平衡位置上。这样，就在原来的位置上留下一个“空位〞。当杂质原子扩散进入硅晶体时，就首先“占领〞这些“空位〞。由于“空位〞在晶体中也是在不断运动，杂质原子也同样可以在晶体中沿着“空位〞运动的“足迹〞，由一处转移到另一处。这种扩散方式的特点是杂质原子占据晶体内晶格格点上的正常位置，而不改变其结构，这就是替位式扩散。元素周期表中Ⅲ、Ⅴ族元素在半导体锗、硅材料中的扩散多属于替位式扩散。二、间隙式扩散机构由于晶体中原子间的相互作用，使晶体中原子间存在着间隙空间，有些杂质原子进入硅晶体后，能从一个原子间隙到另一个原子间隙，逐次跳跃前进，这种扩散机构称之为间隙式扩散。金属在硅中的扩散多是间隙式扩散。

有些金属〔比方金、铜—〕在硅中的扩散机构是非常复杂的，它不但进行间隙式扩散，又进行局部替位式扩散。第二节

扩散方程在第一节讨论扩散本质时，引入了菲克第一定律的数学表达式，J=－D▽N其中，N是扩散粒子浓度，即单位体积中扩散粒子的数目；▽N是三维空间的扩散粒子浓度梯度。由于在平面工艺中所形成的pn结都是平行于外表的，故可以把扩散流近似地看作沿垂直于这个方向〔x方向〕进行。在杂质扩散不太深的情况下，这种近似很接近实际情况。上式可简化为：这就是通常所说的扩散方程。对于硅平面器件工艺中的杂质扩散来说，它描述了在扩散过程中，硅片中各点的杂质浓度随时间变化的规律。根据扩散的不同情况，定出不同的边界条件和初始条件，代入扩散方程可得到不同的解，从而解出杂质浓度N随距离x和时间t在硅片中的分布。

在集成电路制造工艺中，虽然采用的扩散工艺各有不同，但从扩散结果来看，大体可归纳为两种类型：即预淀积和再分布。前者是恒定外表源扩散，后者是有限外表源扩散。由于二者的边界和初始条件不同，扩散方程的解不同，所以，杂质在硅片中的分布也不同。一、

恒定外表浓度扩散〔预淀积〕边界条件和初始条件：x=0，t0，N〔0，t〕Nsx>0,t=0,N(x,0)=0求解扩散方程.扩散特点：在整个扩散过程中，硅片外表始终暴露在具有恒定而均匀的杂质源气氛里。在一定的扩散温度下，杂质原子从气相扩散到固相的硅片里而形成一定的杂质分布。QSiO2Si衬底恒定外表源Ns扩散在集成电路工艺中，如隐埋扩散、隔离扩散的硼预淀积、基区扩散的硼预淀积、发射区扩散的通磷扩散阶段等都属于恒定外表源扩散。二、有限外表源扩散(再分布)边界条件和初始条件：t=0:x=0,Ns=Q;x0,N(x,0)=0。t>0:N(x,t)dx=Q求解扩散方程.Q为有限源总量。在集成电路工艺中，隔离扩散的再分布，基区扩散的再分布，发射区扩散的再分布都属于这种扩散。

扩散特点：整个扩散过程中，硅片内的杂质总量保持不变，没有外来杂质的补充，只依靠外表预淀积的杂质原子向硅片内进行扩散。随着扩散时间的增长，外表杂质浓度不断下降，并不断向内部进行扩散，所以，外表杂质浓度和扩散深度都在发生变化。有限外表源Q扩散第三节

扩散方法

在扩散工艺中，常用的扩散方法很多，它们多以杂质源来区分，下面简要介绍几种扩散方法。一液态源扩散液态源一般用于高浓度掺杂，它是利用保护性气体〔如氮气〕通过液态杂质源，携带杂质蒸汽进入反响室，这些杂质蒸汽在高温下分解，并同硅外表发生反响，生产杂质的单质原子，在硅片四周形成饱和的杂质蒸汽压，经过硅片外表向内部扩散。液态杂扩散常用的杂质源有：硼酸三甲脂〔B(CH3O)2〕、硼酸三丙脂〔B(CH3CH2CH2O)3〕三溴化硼〔BBr3〕等，其中用得较多的是硼酸三甲脂〔B(CH3O)2〕

二箱法扩散主要是箱法锑扩散。用于双极集成电路的埋层扩散工艺。杂质源选用固态粉末状三氧化二锑和二氧化硅的混合物。

三固态氮化硼扩散固态氮化硼扩散是目前最常用的扩散工艺，其优点是设备简单，操作方便，生产效率高，均匀性、重复性好等。固态氮化硼源有粉末状和片状两种。一般放在石英箱中进行加热扩散。这种扩散方法多用于集成电路的基区扩散和隔离扩散。

四氧化物源扩散在硅片外表淀积一层掺杂的氧化物做杂质源，通过加热处理，向硅片体内进行杂质扩散，这种方法称为氧化物源扩散。由于这种扩散过程是使杂质从一个固体〔二氧化硅层〕扩散到另一个固体〔硅片〕内部，所以也称为固――固扩散法。第四节

扩散层的质量分析与检验

在集成电路的制作过程中，扩散层质量是个关键问题。质量的要求主要表达在扩散的深度〔结深〕、扩散层的外表杂质浓度、单结和双结特性等方面。本节着重讨论这些参数的定义、计算和测量方法。一.结深结深是指在硅片中掺入不同导电类型的杂质时，在距离硅片外表xj的地方，掺入的杂质浓度与硅片的本体杂质浓度相等，即在这一位置形成了pn结。xj称为结深。xj3、

结深的测量目前，测量结深的方法主要有两种，即磨角法〔或滚槽法〕和扩展电阻法。磨角法〔或滚槽法〕是利用p区和n区在染色上的差异，使pn结显现出来，通过几何换算计算其结深。一般先将硅片磨出一个斜角〔或用滚筒滚出一个圆弧槽〕，再进行染色，通过显微镜测量几何尺寸，换算出结深。扩展电阻测量与磨角法有些类似，先将硅片磨出一个斜角，然后用扩展电阻探针进行测量，利用扩展电阻在pn结界面产生的拐点来确定从外表到pn结界面的距离，通过这个距离和所磨角度计算结深。也可用劈尖干预或其他方法测量厚度。二、薄层电阻1、方块电阻的定义扩散层的薄层电阻也叫方块电阻，它是表征扩散层的一个重要参数，反映了扩散层的导电性能，一般用Rs或R□表示。以下图表示结深为xj的一个正方形扩散层，电流方向如下图。这一扩散层的电阻值称为方块电阻，单位是欧/方〔Ω/□〕。实际上它的单位就是欧姆，“方〞仅仅表示扩散层的形状是正方形，不管它的边长大小，电阻总是一样的。注意(1)xj<<探针间距;(2)Si片外表洁净;(3)四探针保持在一直线上,间距相等;(4)探针头尖度好.V样品II12343、外表杂质浓度测量扩散杂质在硅片中的外表浓度，是器件设计和制造中的一个重要结构参数，用Ns表示。目前，扩展电阻法是测量杂质浓度比较好的一种方法，它不但可以测量外表浓度，而且可以测量杂质浓度随结深的分布，即纵向杂质浓度分布。在前面结深的测量中我们介绍了扩展电阻的测量方法，通过测量扩展电阻，利用扩展电阻和电阻率和杂质浓度的关系，可以得到电阻率和杂质浓度。在企业中，通过测量电阻率和方块电阻可以初略知道掺杂浓度。

一、离子注入的根本原理离子注入是把杂质元素〔如硼、磷、砷等〕的原子，经过离化变成带电的杂质离子，然后用强电场使这些离子加速，获得一定能量〔约几万到几十万电子伏特〕后，直接轰击到半导体内，使之在体内形成一定的杂质分布。因此，离子注入和扩散同样能起到掺杂作用。但二者的物理过程不同，扩散是一种与温度和杂质浓度梯度有关的热平衡运动过程，而离子注入那么主要依赖于离子的动能。离子注入系统的原理示意图二、离子注入的杂质分布杂质离子注入硅片后所形成的杂质分布与扩散法所形成的杂质分布有很大的不同，如以下图所示。扩散法所形成的杂质分布，通常近似为余误差分布或高斯分布。而离子注入法那么根据试验得出，其浓度的最大值并不在硅片外表，而是深入到硅体内一段距离。这断距离的大小与注入离子能量的大小有关。在一般情况下，杂质浓度的最大值在离开外表约1000埃处。在有掩膜存在的情况下，离子注入的杂质分布近似扩散法再分布后的高斯函数分布，其近似程度取决于掩膜的厚度及注入离子的能量大小。

离子注入到无定形靶中的高斯分布情况这些元器件所处的电位不同，相互之间必须绝缘隔离，否那么，半导体本身的电导将使这些元器件相互连通，就不可能在一个单晶片上制造集成电路。第一节

pn结隔离一、根本原理pn结隔离是当前集成电路制造中最常用的一种隔离方法。它是利用pn结反向偏置时呈高阻性〔其阻值高达106-109)，来到达各元件互相绝缘隔离的目的。标准的pn结隔离如以下图所示隔离岛内(n型外延层内)制作器件P型衬底和P型隔离墙接低电位,使pn结反向截止,到达电隔离目的.用p型硅材料作衬底，外延生长一层n型单晶，即构成一个pn结。再通过选择扩散高浓度的p型杂质，使它穿透整个n型外延层，与p型衬底连通，在n型外延层形成p型隔离墙，这些隔离墙连同p型衬底就把外延层分成了许多隔离岛，电路的各元件就分别制作在这些隔离岛上。PN结隔离工艺之SBCn+埋层：提高集电极的导电性能,降低集电极串联电阻.SBC：标准隐埋集电极隔离工艺(StandardBuriedCollectorProcess)在电路工作时，把p型衬底接在整个电路的最低电位，因此，任何一个n型隔离岛和p型隔离墙之间的pn结都处于反向偏置，从而实现了各隔离岛之间的电绝缘。

Pn结隔离的工艺流程1.隔离性能不够理想，一般漏电流为毫微安数量级，耐压在几十伏，很难做得太高。2.隔离引起寄生效应。由于pn结具有电容效应，因此，pn结隔离后使得晶体管的集电极与衬底之间，以及集电区周围与p型隔离墙之间有电容藕合，随着频率的升高，其藕合作用增强。所以，在高频放大器和高速数字电路中，这种隔离方法就不适应了。

3.考虑到隔离扩散时的横向扩散，耗尽层与套准误差等，隔离墙和元件之间要有一定的距离，在一个晶体管的隔离岛中，晶体管本身的面积只占整个岛的30－40％，对提高集成度十分不利。4.pn结隔离的抗辐射能力差，受温度影响大。

第二节

介质隔离〔DI：DielectricIsolation〕

介质隔离就是把包围隔离岛的反向pn结用绝缘性能良好的介电材料来代替。主要用于对隔离性能有特殊要求的高频线性放大集成电路和超高速数字集成电路。绝缘介质可以是二氧化硅、氮化硅、空气等。二氧化硅是目前最常采用的一种介质。

一、二氧化硅介质隔离1、

根本原理与工艺最常用的是反外延二氧化硅介质隔离，这种隔离是在多晶硅的衬底上形成假设干个外面包有一层二氧化硅的n型单晶岛，然后把电路的元件制作在这些单晶岛上，从而实现隔离。n型单晶岛上制作器件n+隐埋层二氧化硅隔离层多晶硅衬低二氧化硅介质隔离工艺流程：

绝缘介质隔离工艺2、二氧化硅介质隔离的优缺点优点：(1)寄生电容小(2)击穿电压高、漏电流小。(3)容易制造互补电路。在pn结隔离中研制互补电路比较困难，为了提高npn晶体管的性能，常需掺金，而掺金对于pnp管的性能不利。在介质隔离中，二氧化硅具有阻止金扩散的掩蔽作用，所以，可采取选择扩散法，制造出互补晶体管。〔4〕抗辐射能力强。γ辐射能在pn结上产生光电流，当光电流足够大时，能使隔离结本身参与晶体管工作。而用介质隔离，那么可防止这种现象。缺点：〔1〕n型单晶层厚度和厚薄均匀性不易精确控制(研磨反面要求精确的机械定位)。(2)工艺复杂，本钱高，不适应大量生产〔高温淀积多晶硅时硅片易翘曲〕。〔3〕浪费材料，原始单晶片有95％以上都磨掉了，经济上很不合算。(4)芯片占用面积大。由于刻蚀腐蚀时的深度与宽度比约为1：2，这样，隔离槽占去了很大面积，影响集成度，难于制作大规模集成电路。第三节

pn结－介质混合隔离为了适应日益开展的大规模集成电路的需要，在pn结与介质隔离的根底上，开展起来一种新型的隔离工艺――侧面用介质，底面用pn结的混合式隔离。这种隔离方法比介质隔离简单，而隔离性能又优于pn结隔离。本节主要介绍一种混合隔离的代表――等平面氧化物隔离(RecessedOxidationIsolation),已广泛用于IC制造中，双极晶体管的最正确方案之一。1、等平面隔离原理和工艺利用氮化硅对氧原子的掩蔽作用，在局部覆盖了氮化硅的硅片上进行选择氧化，利用未覆盖的槽区生长绝缘的二氧化硅作为两相邻元件的侧壁隔离，底部采用pn结隔离。

由于二氧化硅的体积为硅的2.2倍，为了使顶部外表保持平整，在氧化前先进行适当的浅腐蚀，然后通过氧化使槽和岛的外表做得一样平，这就是“等平面〞的由来，如以下图所示。等平面隔离工艺流程2、等平面隔离的优缺点优点：〔1〕能显著减少芯片面积，提高集成度。〔2〕元件性能得到改善。由于隔离区面积大大缩小，就减少了集电极与衬底之间的寄生电容；另外，槽区充满二氧化硅可减少岛间侧壁电容，从而提高工作速度。〔3〕芯片外表平整，有利于金属化布线，提高了元件可靠性。缺乏：工艺复杂，需要薄层外延，必须采用氮化硅掩蔽实现选择外延。第四节LOCOS(局域氧化隔离)隔离工艺LocalOxidationIsolation(常用于MOSIC)在MOSIC中,常采用LOCOS隔离,分为半等平面和等平面2种(侧面为氧化物,底面为pn结).如以下图所示.a.首先在硅片上热生长一层薄氧化层,并CVD淀积氮化硅层,再光刻.b.以光刻胶作为掩蔽层刻蚀器件有源区的氮化硅和氧化硅层,离子注入进行场区掺杂.c,d去胶后利用氮化硅掩蔽进行场区氧化,最后去掉氮化硅完成LOCOS隔离工艺.第五节沟槽隔离工艺(TrenchEtchandRefillIsolation)沟槽隔离(开槽回填隔离)工艺流程图集成电路工艺第八章

电极制备及封装

晶体管管芯或集成电路制成后，必须在基区和发射区上制备欧姆接触，对于集成电路还必须同时完成内引线互连，然后进行烧结、键合和封装，经过总测，成为产品。

Al是目前集成电路工艺中最常用的金属互连材料,但Al连线也存在一些比较严重的问题电迁移严重、电阻率偏高、浅结穿透等Cu连线工艺有望从根本上解决该问题IBM、Motorola等已经开发成功目前，互连线已经占到芯片总面积的70～80%；且连线的宽度越来越窄，电流密度迅速增加以平面晶体管为例，工艺步骤为：1.制备电极：管芯的基区和发射区光刻引线孔之后，在真空中把铝蒸发到硅片上，经光刻铝电极图形，再合金化，使铝与硅形成欧姆接触。2.烧结：对含有数百个管芯以上的硅片进行中测、划片，再用适当的合金材料将合格管芯的反面烧焊在管壳底座上，同时形成集电极欧姆接触。3.

键合：用铝线或金丝把发射极和基极与管座上相应的外电极连接起来。4.封装：用外壳将管座上的芯片封闭起来。

第一节

欧姆接触一、欧姆接触的原理无论是在晶体管管芯上制备电极还是集成电路内引线互连，都需要解决金属与半导体接触的问题。金属与半导体接触产生两种情况：整流接触和欧姆接触。

如果是整流接触，由于它的单向导电性，使晶体管或集成电路不能正常工作。所以，制备电极必须是欧姆接触，并满足以下要求：〔1〕电压－电流关系呈线性且对称；〔2〕接触电阻尽可能低；〔3〕有一定的机械强度，能承受冲击、振动等外力的作用。金属与半导体在什么条件下才能形成欧姆接触？1.高掺杂欧姆接触实验说明，金属铝与低掺杂浓度〔ND<1017/厘米3〕的n型硅接触时，形成整流接触。提高n型硅的掺杂浓度后〔ND>1019/厘米3〕，金属铝与硅的整流特性严重退化，电流－电压特性正反向趋于一致，即由整流接触转化为欧姆接触。只要半导体掺杂浓度足够高，无论与什么金属都能形成欧姆接触。2、高复合－产生中心欧姆接触在金属与半导体接触处造成局部结构损伤或掺入高复合中心杂质，到达欧姆接触的方法。二.欧姆接触的制备方法目前，制备欧姆接触使用最多的方法是高掺杂欧姆接触。高掺杂欧姆接触是在需要欧姆接触的地方进行高掺杂。高掺杂的方式主要有两种：扩散法和合金法。第二节

蒸发与溅射一、真空蒸发真空蒸发〔又称真空镀膜〕是指在一个真空容器〔真空室〕中，把所要蒸发的金属加热到相当高的温度，使其原子或分子获得足够高的能量，脱离金属材料外表的束缚而蒸发到真空中成为蒸汽原子或分子。当它们在飞行途中遇到待淀积的硅片时，就淀积在硅片外表形成一层薄的金属膜。铝蒸发到硅片外表，并经光刻形成一定形状的电极图形之后，还必须经过一道合金化工序，目的是使铝、硅之间形成低阻欧姆接触。此外，合金化还可以增加铝同二氧化硅层的粘附作用，这样，在热压或超声键合时，能使焊接点牢牢地固定在硅片上。合金化，就是把蒸好铝的硅片放在真空室内或在氮气保护的炉管中，加热到一定的温度，恒温一段时间，冷却后就可获得低阻欧姆接触。合金化与合金是不同的，合金化的温度应低于铝－硅共熔温度577℃，这时，铝－硅之间不熔融成为合金。合金化温度一般为500∽570℃，恒温10∽15分钟。第一节

多层电极与多层布线一、多层电极在一般集成电路生产中，通常采用铝作为电极。可是对于高频大功率晶体管、微波低噪声晶体管及微波器件，却由于采用铝电极而导致失效。随着电流密度增大和温度上升，将加速器件的失效。

引起铝电极失效的主要原因是：〔1〕铝的电迁移〔2〕硅在铝中的固体溶解要找到一种完全代替铝的金属材料是非常困难的。例如金，虽然抗电迁移能力强，传导性良好，但与二氧化硅粘附不好，且与硅在370℃下就形成合金，从而破坏了氧化层。因此，根据器件经受的环境和使用的条件不同，对各种金属的特点取长补短，采用多层金属结构。

多层金属结构按其功能，大体可分为四层：欧姆接触粘附层阻挡层导电层

二.多层布线集成电路芯片上各元件制造完成后，需用金属导线按电路功能把它们连接起来，这就是集成电路的内部布线，通常叫做互连。在设计互连时，要求互连线尽可能短，互连线的电阻值尽可能小，互连线彼此不能相交，而且要通过薄的氧化层。

键合所用的引线对焊接质量有很大的影响，尤其对器件长期使用的可靠性和稳定性关系很大。对键合引线的要求是导电性能好、弹性小、可塑性强以及跟金属键合处机械强度高。常用的键合引线有硅铝丝和金丝。

1、

热压键合热压键合是将引线对准电极焊接处，并加热到300℃左右，利用刀刃在引线上施加一定的压力，使金属丝和管芯的铝层压焊在一起，然后再与管座相应的外引线电极连接起来。热压键合的根本原理是在金属丝和管芯上铝层同时加热加压，