组合逻辑电路3之加法器和减法器_第1页
组合逻辑电路3之加法器和减法器_第2页
组合逻辑电路3之加法器和减法器_第3页
组合逻辑电路3之加法器和减法器_第4页
组合逻辑电路3之加法器和减法器_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

加法器1.串行进位加法器用全加器可以实现多位二进制加法运算，实现四位二进制加法运算的逻辑图如下图。图中低位进位输出作为高位进位输入，依此类推，这种进位方式称为异步进位。2.集成四位二进制加法器74283为克服异步进位方式平均传输延迟时间增大的问题，集成四位二进制加法器74283采用了超前进位方式，从而使四位二进制加法器平均传输延迟时间大大小于采用异步进位方式的四位二进制加法器。74283内部逻辑图及引脚号见图。集成二进制4位超前进位加法器减法运算数字系统中，二进制数的减法运算通常是通过加法器来实现的。例如A减B可用A加负B来完成，因此，实现减法的实质是负数的表示问题。二进制计数体制中，通常用补码和符号位表示负数。定义一个无符号数N的n位自然二进制码为该数的原码，原码各位取反定义为该数的反码，2n减这个数的原码定义为该数的补码。图用4位二进制加法器和异或门实现4位无符号二进制数的加或减。实现加法运算时，控制信号0，送入74283的两个数都是原码〔B不反相〕，运行结果为两个数之和，符号位输出为0，表示输出和信号是原码。实现减法运算时，控制信号1，送入74283的两个数一个是原码，另一个是反码〔B反相〕，同时CI=1完成反码加1作用，运行结果为两个数之差，符号位输出为CO反相，0表示输出和信号是原码〔

人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论