集成电路原理第五章习题解答_第1页
集成电路原理第五章习题解答_第2页
集成电路原理第五章习题解答_第3页
集成电路原理第五章习题解答_第4页
集成电路原理第五章习题解答_第5页
已阅读5页，还剩5页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

第五章习题1、名词解释：自对准工艺LOCOS设计规那么根据讲义和教材组织整理。

名词解释的解答要领：概念或定义——是什么有何特点有何应用2、：VLSI电路的长互连系统中，一金属长连线的电阻率为，长度为L，宽度W，厚度d；互连层间介质的介电常数为ox，其厚度tox。那么〔1〕请画出此长连线寄生阻容的等效网络。〔2〕求由此引起的延迟时间。〔3〕假设考虑边际电场效应所形成的电容Cff，求此时的互连延迟时间。

(1)长互连寄生阻容等效网络应采用分布模型，即(2)此网络的延迟时间

(3)如考虑单位长度边际电场电容Cff，那么3、如下图多层连接的导电层结构，假设采用5m工艺，并参考表中列出的各导电层典型电容值，分别计算金属层、多晶硅层和扩散层相对于衬底的电容。电容PF/

m2扩散层-衬底1

10-4多晶硅层-衬底0.4

10-4金属层-衬底0.3

10-4解：此题关键在于理解各导电层的层次关系，考虑有交叠局部情况下，中间层对上、下层的屏蔽作用。(1)金属层与衬底之间构成的电容CMetal=〔1003〕0.310-4=1002.532.50.310-4=5.62510-2PF(2)多晶硅与衬底之间构成的电容CPoly=〔44+2+22〕0.410-4=2220.410-4=5.510-3PF(3)扩散层与衬底之间构成的电容CDiff=〔102〕110-4=202110-4=1.2510-2PF4、以设计规那么为准，按10000:1比例画出采用CMOS硅栅工艺的两输入端与非门电路幅员，其中：CD=1m，N管宽长比均取2:1，P管均取1:1，各层图例可自己定义。〔最好采用坐标纸或电脑绘图〕解题提示：(1)由CD=1m，可知=0.5m，幅员中各间距均以=0.5m的整数倍取值。(2)按10000:1的比例，即坐标纸上的1cm对应1m。(3)绘图时可采取两种方案：先画出草图，标出各版次图形之间的间距，并在坐标纸上标出对应位置，检查无误后，根据所定的各层图例或颜色连成图形，这样可防止反复修改，影响图纸美观。先确定最小、最内层的图形，如漏、源区的接触孔，由内向外按设计规那么要求依次画出各道版次。适合于对工艺、幅员比较熟练者采用。布局、布线技巧可参考讲义或教材。此题中容易出现的问题是W/L=1:1的PMOS管，应采用哑铃状结构：5、分析如下幅员，要求：〔1〕提取并画出电路图；〔2〕分析该电路功能。由电路图可知应为逻辑电路，列出其真值表如下

人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论