微处理器系统原理与应用设计-5-片上微处理器系统-公开

系统构架012微处理器系统微处理器系统总线微处理器与存储器和外设之间通过系统总线交换数据微处理器发送要访问的存储单元的地址和读写控制信号存储器与外设接收发来的地址、读写控制信号进行数据读写存储器只读存储器（ROM）保存初始化数值、启动程序代码和部分系统程序代码随机存取存储器（RAM）运行中的数据保存和动态加载的程序代码。中断控制器接受输入输出设备的实时处理请求连接所有有中断需求的输入输出设备MPU通过总线对中断控制器进行中断进行配置和管理3微处理器系统直接存储访问控制器（DMAC）实现存储器与存储器之间、存储器与外设之间、外设与外设之间的批量数据传输在MPU不使用总线的时期控制总线，实现存储器和外设的读写操作MPU通过系统总线对DMAC进行操作配置与管理输入输出设备（外设）与外部进行数据交互，获取外界信息以及向外界输出信息人机交互设备时钟设备模拟设备通信设备4系统总线微处理器与存储器和输入输出设备之间的交互通道地址总线（AddressBus，AB）n条线，即An-1,…,A0数据总线（DataBus，DB）m条线，即Dm-1,…,D0控制总线（ControlBus，CB）读使能线nRD（低电平有效）写使能线nWR（低电平有效）5系统总线微处理器通过向地址总线输出所要访问的存储空间地址，并将控制总线中的读或写使能线置有效电平写操作时，由微处理器输出数据到数据总线上读操作时，由存储器或输入输出设备输出数据到数据总线上示例向地址为0x40的存储空间写入数据0x28时微处理器向地址总线输出40H微处理器向数据总线输出28H微处理器向nWR置低从地址为0x80的存储空间读取数据时微处理器向地址总线输出80H微处理器向nRD置低存储器或输入输出设备数据总线输出存储单元的值8H6系统总线m位总线一次访问m位数据8位数据总线每次只能访问一个字节（D0-D7）16位数据总线每次可以访问两个字节（D0-D15）、其中的一个字节（D0-D7或D8-D15）控制总线需要增加专用信号来指明每个字节是否被选中nBS0选择D0-D7、nBS1选择D8-D1532位数据总线每次可以访问四个字节（D0-D31）、其中的一个字节（D0-D7或D8-D15或D16-D23或D24-D31）、其中的一个双字节（D0-D15或D16-D31）控制总线需要增加专用信号来指明每个字节是否被选中nBS0选择D0-D7、nBS1选择D8-D15、nBS2选择D16-D23、nBS3选择D24-D31。7存储器系统一个存储器系统可能是由多个存储器件组成同一总线上的存储器件同时只能有一个工作存储器件Dm-1~D0、An-1~A0、nWR和nRD、nCS（器件选择信号线）只有地址值在该存储器件的地址范围内时nCS才有效，器件才能被访问。实现器件选择的电路称为地址译码器存储器件就是一张存储表每一行由若干列组成，每列存储一个字节行数：存储单元的数目列数：1个存储单元数据的大小容量：行数×列数1K×2B存储空间大小为2048个字节，有1024行和2列有1024个存储单元，每个存储单元保存16位的数据8存储器系统每个字节的位置都可以采用行列组合来表示对于N行M列的存储器，位于行k列m的字节编址为kM+m，字节数据表示为[kM+m]k称为行地址，m称为列地址。9存储器系统处理器访问存储器件中某存储单元的数据时给出数据所在的行地址利用专用信号来指出数据所在的列16位宽的存储器件采用nLB和nUB供外部访问高字节或低字节连接16位系统总线的字节选择信号nBS0、nBS132位宽的存储器件采用nLLB、nLUB、nULB、nUUB供外部访问最低字节、次低字节、次高字节和最高字节连接32位系统总线的字节选择信号nBS0、nBS1、nBS2和nBS310输入输出设备完成外部数据获取、数据传输和数据显示等功能的设备提供一个可以通过总线访问的接口单元由存储设备（寄存器或存储器）构成对处理器来说，数据的存储部件对设备来说，配置控制、状态反馈以及数据入或出的通道接口由寄存器构成控制寄存器用于微控制器对该设备的初始化配置和运行控制状态寄存器用于向微处理器提供该设备工作状态数据输出寄存器设备所要显示或传输的数据数据输入寄存器该设备感测或接收到的数据11输入输出设备接口输入输出设备接口与系统总线相连地址线、数据线、读写控制线片选信号（nCS）该信号为低电平时，微处理器才能通过总线访问接口中的寄存器采用专用的译码电路产生片选信号接口寄存器C语言描述structPeripheral{intCR;//控制寄存器intSR;//状态寄存器intDRR;//数据输入寄存器intDTR;//数据输出寄存器}structPeripheral*periph=(structPeripheral*)0xFFFFE000;periph->CR=(periph->CR&0xfffffff0)|0xc;while(periph->SR&1);periph->DTR=periph->DRR;1112中断系统由MPU-中断控制器-输入输出设备三者组成输入输出设备内部发生需要MPU实时处理的事件时立即向中断控制器发起中断申请中断控制器接受设备发起的中断申请并根据规则决定是否向MPU发起中断请求一旦MPU响应中断请求，则从中断控制器获取中断类型号并进入中断处理过程中断处理结束时，MPU对中断控制器发出中断结束命令，中断控制器清除相应中断请求标志13中断寄存器外部输入输出设备都有专用的中断控制寄存器（ICR）中断控制寄存器用来规定何种事件会产生中断请求中断状态寄存器（ISR）中断状态寄存器则保存什么事件产生了中断请求通过专用操作清除中断状态寄存器相应的位来取消中断请求中断请求信号线中断控制器用来管理设备发来的中断请求使能或禁止某设备的中断中断使能寄存器屏蔽或允许某设备的中断中断屏蔽寄存器配置所有的中断的优先级中断优先级寄存器显示当前的中断状态中断状态寄存器14中断控制器可以接收多个外部中断源的中断请求进行优先级判断，选中当前优先级最高的中断请求将此请求送到MPU当MPU响应中断并进入中断服务程序的处理过程后，仍负责对外部中断请求的管理中断嵌套当某个外部中断请求的优先级高于当前正在处理的中断的优先级时，中断控制器会让它通过送到MPU中断挂起当某个外部中断请求的优先级低于当前正在处理的中断的优先级时，中断控制器会让它挂起待处理15直接存储访问控制器（DMAC）DMAC代替处理器进行总线控制实现批量数据传输不经过处理器的直接存储访问（DMA）处理器通过总线配置批量数据传输操作的参数源地址及是否自增减、目的地址及是否自增减、传输数目一旦配置结束，便可以启动DMA结束后，产生结束事件，也可配置产生中断主要作用将处理器从大量的数据传输中解脱出来可以自动对外设进行收发处理，也可以减少外设收发中断的使用典型外设0217GPIO基本输入/输出端口二进制量1-高电平0-低电平多端口支持管脚复用控制寄存器CR用于配置管脚是输入还是输出输出数据寄存器ODR用于保存数据输出值输入数据寄存器IDR锁存外部输入电平值18GPIO从外部获取二进制量把处理好的二进制量向外部输出19定时/计数设备时基单元计数器TIM_CNT自动装载寄存器TIM_ARR预分频器TIM_PSC以CLK_PSC为源，经分频后获得计数时钟CLK_CNT计数模式向上计数向下计数中央对齐溢出频率计算ARR值为N，预分频系数为M

溢出频率F=fPCLK

(N+1)

(M+1)20定时/计数设备捕获模式计算两次输入事件之间的计数值之差获取事件之间的时延可测量脉冲宽度和周期比较输出模式计数值到达比较值输出电平反转21通信设备通过高低电平进行数据通信发送数据的设备称为发送器按照一定时间节拍输出一个电平至通信线上并保持至下一个节拍到达之前接收数据的设备称为接收器按同样的时间节拍将通信线上的电平锁存下来数据帧通信每次发送一定格式的多位数据统一的时钟及帧起始时刻和相同的数据格式相同的数据格式是由收发双方通过各自写入相同的参数来实现时钟及帧起始时刻则需要专门的信号控制线或控制信号来实现22通信设备工作方式全双工（收发同时进行）收发两根传输线半双工（收时不发，发时不收）一根传输线单工（只能收或发）一根传输线通信结构点至点结构传输线只能连接两个设备总线结构传输线可以连接多个设备传输控制主从控制通信过程由一方来控制，另一方根据该方的指示进行收发操作对等控制通信双方独立进行收发操作。23UART将数据的每个二进制位采用相应的电平（也称为码元）一位接一位地传输以帧为单位，多个码元顺序组合一个码元传输时长称为码元周期码元周期的倒数称为波特率数据帧结构起始位：一位逻辑0数据位：位数可设，0/1逻辑校验位：可选位，常用奇偶校验停止位：位数可选，逻辑124UART发送前检查发送数据寄存器是否准备好是则写入数据当发送移位寄存器将数据发送完成后，检查发送数据寄存器中是否还有待发数据若有，则将发送数据寄存器的数据锁存并启动下一次数据发送，与此同时置发送准备好标志否则，数据发送结束。25UART接收方收到起始位后开始移位接收当接收完一帧时，接收移位寄存器将数据锁存至接收数据寄存器，并自动等待下一次接收当数据锁存到接收数据寄存器时，置接收准备好标志微处理器查询该标志，一旦接收数据寄存器中的数据被读出，自动清除接收准备好标志26UART硬件流控用于处理收发双方处理速率不对称的问题发方在发送前先将RTS线置逻辑1告诉收方需要传输收方收到RTS线上的信号，若无法接收，则在置逻辑0于发方的CTS线上表明因忙无法接收，置逻辑1表明可以接收27SPI高速、全双工、同步通信总线工作模式主模式、从模式设备主设备、从设备通信只在主、从设备间进行四个信号SCLK由主设备产生，供双方的数据移位器进行移位操作MOSI为主设备的移位输出或从设备的移位输入MISO为主设备的移位输入或从设备的移位输出NSS为从站选择输入或主站产生的从站选择输出28SPI四种传输模式参数取值作用CPHA0第1个边沿进行数据采样第2个边沿数据发送1第2个边沿进行数据采样第1个边沿数据发送CPOL0SCLK高电平为有效态1SCLK低电平为有效态I2C双向二线制同步串行总线双向串行时钟线SCL双向串行数据线SDA格式固定一个字节，高位在前工作模式主模式、从模式设备主设备提供时钟，发起通信从设备接收指令，完成数据读写总线空闲时，SCL和SDL保持高电平29ACKNACK从设备确认地址无从设备从设备接收完一个字节从设备无法接收或发送无法识别发送的数据或命令主设备通知从设备传输结束I2C起始信号SCL为高电平而SDA由高到低的跳变结束信号SCL为高电平而SDA由低到高的跳变应答信号SDA发送低电平（ACK）或维持高电平（NACK）工作原理主设备发送起始位主设备发送7位从设备地址，1位读写方向，0主设备写入从设备，1主设备读取从设备从设备确认地址后续控制/数据字节传输与确认主设备发送结束信号，结束通信30ADC模拟信号变到二进制数据输入电压转化N位二进制数，共可以表示2N个电压最大电压值为VREF+最小电压值为VREF-二进制数m所对应的模拟电压值为mVREF+/2N多输入通道复用每次转换只选定某一输入通道31ADC单次转换一次ADC转换完成就结束必须通过人工启动再进行下一次ADC连续转换一次转换后自动重启下一次转换非连续转换转换完成后自动启动下一次转换，达到规定的次数后结束单通道模式只对某个通道进行转换下一次转换仍是转换1个通道扫描模式对通道组中的所有通道按顺序一一转换下一次转换将当前组的所有通道按顺序都转换1次32每次转换结束都会将结果保存在相应的数据寄存器，同时更新状态，根据配置可能产生中断。每次转换完成后要及时读取通道的转换由触发源来启动，触发源可以是外部电平，也可以是内部事件。软件触发通过直接配置寄存器触发，通过配置控制寄存器的使能位硬件触发通过内部定时器或者外部IO触发转换CortexM4处理器0334处理器结构处理器内核嵌套向量中断控制器（NVIC）既处理外部的设备中断，也处理内部的系统异常系统节拍定时器（SysTick）产生周期性的操作系统中断加快操作系统的进程或任务切换可选的浮点单元内部总线系统可选的存储器保护单元（MPU）支持软件调试操作的一组部件35处理器总线内核采用两条总线指令访问总线数据访问总线总线矩阵连接产生5个总线程序指令总线（I-BUS）对程序存储器进行访问，用于指令和向量的读取程序数据总线（D-Bus）对程序存储器进行访问，用于数据读取和调试系统总线（S-Bus）对数据存储器和外设进行访问私有外设总线（PPB）一种专用的APB，只能用于访问内部私有外设和外部调试部件，不能用于其它外设调试访问端口（DAP）用于调试接口模块产生到任意存储器位置的调试器访问36处理器总线基于AMBA（高级微控制器总线架构）的总线接口AHB（AMBA高性能总线）Lite协议用于存储器和系统总线流水线操作APB（高级外设总线）协议用于外部设备及调试部件的访问操作外部输入输出设备采用APB总线，通过总线桥部件连接到系统总线上代码存储区域采用专用的总线接口独立于系统总线，使数据访问和取指执行可以并行执行分离的总线结构还会加快中断响应在中断处理期间，栈访问和读取程序映像中的向量表可以同时执行37系统异常与中断两个部件来控制和管理系统控制模块（SCB）配置系统异常NVIC配置外部中断和管理所有异常操作。NVIC配置240个带有256个优先级、8级抢占优先权的中断处理多个中断请求（IRQ）和一个不可屏蔽中断（NMI）请求IRQ由片上外设或外部中断输入通过I/O端口产生NMI可用于掉电检测SysTick定时器可以产生周期性的定时中断请求处理器自身也是一个异常事件源，可以产生系统的错误事件和软件触发事件38异常优先级每个异常都有一个优先级中断等一些异常具有可编程的优先级当异常产生时，NVIC会将异常的优先级和当前等级相比较若新异常的优先级较高，抢占当前正在执行的任务就会暂停，处理器会开始执行新异常的异常服务程序当更高优先级的异常服务程序完返回后处理器自动从栈中恢复寄存器内容，并且继续执行之前中断服务的后续任务3个固定的高优先级和多达256级的可编程优先级，支持128级抢占优先级值越低其优先级越高最高的优先级是复位系统复位（-3）、其次为NMI（-2）、再次为硬故障（-1）其它异常的优先级值均为非负数且可配置相应的寄存器来确定优先级中断优先级寄存器原则上是8位宽最少使用位数为3个位，即至少要支持8级优先级39中断优先级256级优先级按位分成高低两段抢占优先级决定抢占行为当系统正在响应某异常时，若来了抢占优先级更高的异常，则该异常可以抢占正在执行的异常。子优先级处理同抢占级内的情况当抢占优先级相同的异常有不止一个挂起时，最先响应子优先级最高的异常当有多个异常具有相同的优先级时，则比较异常号的大小，异常号小的优先被激活优先级分组子优先级至少是1个位优先级最多是7个位，最多只有128级抢占分组位置优先级位段子优先级位段0[7:1][0:0]1[7:2][1:0]2[7:3][2:0]3[7:4][3:0]4[7:5][4:0]5[7:6][5:0]6[7:7][6:0]7无[7:0]40中断控制寄存器组中断设置使能寄存器（ISER）共有8个32位寄存器ISER[0]~ISER[7]，寄存器ISER[n]的地址为OxEOOOElOO+4n位m控制中断号32n+m的中断，置1使能，清0无效，读值1表示使能，0表示禁用。中断清除使能寄存器（ICER）共有8个32位寄存器ICER[0]~ICER[7]，寄存器ICER[n]的地址为OxEOOOEl8O+4n位m控制中断号32n+m的中断，置1禁用，清0无效，读值1表示使能，0表示禁用。中断设置挂起寄存器（ISPR）共有8个32位寄存器ISPR[0]~ISPR[7]，寄存器ISPR[n]的地址为OxEOOOE20O+4n其位m控制中断号32n+m的中断，置1挂起，清0无效，读值1表示挂起，0表示未挂。中断清除挂起寄存器（ICPR）共有8个32位寄存器ICPR[0]~ICPR[7]，寄存器ICPR[n]的地址为OxEOOOE28O+4n位m控制中断号32n+m的中断，置1清除挂起，清0无效，读值1表示挂起，0表示未挂起。41中断控制寄存器组中断活跃位寄存器(IABR)共有8个32位寄存器IABR[0]~IABR[7]，寄存器IABR[n]的地址为OxEOOOE30O+4n位m反映中断号32n+m的中断活跃状态，读值1表示处于激活状态，0表示未激活。中断优先级寄存器(IP)共有240个8位寄存器IP[0]~IP[239]，寄存器IP[n]的地址为OxEOOOE40O+n表示中断号n的中断优先级，最小3位，最大8位。字节、半字和字方式访问软件触发中断寄存器(STIR)8位寄存器，利用软件写入中继编号即可触发相应的中断。STIR默认只能在特权等级访问，不过可以配置为非特权等级访问。请在插入菜单—页眉和页脚中修改此文本42中断控制寄存器组C语言描述typedefstruct{ unsignedintISER[8],rsv1[24]; unsignedintICER[8],rsv2[24]; unsignedintISPR[8],rsv3[24]; unsignedintICPR[8],rsv4[24]; unsignedintIABR[8],rsv5[56]; unsignedcharIP[240],rsv6[644]; unsignedintSTIR;}NVIC_def;#defineNVIC((volatileNVIC_def*)0xE000E100);寄存器名称作用中断控制和状态寄存器ICSR控制系统异常挂起和状态查询向量表偏移寄存器VTOR控制中断向量表重定向功能使能系统处理优先级寄存器SHPR8位寄存器，配置系统异常优先级系统处理控制和状态寄存器SHCSR使能使用错误、存储器管理错误和总线错误异常，也可查询错误挂起状态PRIMASK寄存器特权状态下可以禁止除NMI和HardFault外的所有异常FAULTMASK寄存器特权状态下FAULTMASK置位，只有NMI异常才被处理43系统异常控制寄存器组SCB配置寄存器异常处理程序设计定位置根据中断编号，在异常向量表中定位异常向量位置编号为m的中断的异常编号为16+m异常向量表中的第16+m个字存储单元处定义异常向量DCDIRQm_Handler添服务在代码区实现中断处理函数IRQm_Handler44;默认汇编实现IRQm_Handler PROC EXPORTIRQm_Handler [WEAK] ;用户处理代码 BXLR ENDP//C语言实现voidIRQm_Handler(){

//用户处理代码}45异常处理程序设计优先级调度示例假定有两个中断IRQ0和IRQ1在SVC异常处理函数中触发IRQ0在IRQ0异常处理函数中触发IRQ1其中SVC的优先级为默认值0IRQ0和IRQ1的优先级均设置低于SVC的IRQ1和IRQ0优先级相同46异常处理程序设计优先级调度示例假定有两个中断IRQ0和IRQ1在SVC异常处理函数中触发IRQ0在IRQ0异常处理函数中触发IRQ1其中SVC的优先级为默认值0IRQ0和IRQ1的优先级均设置低于SVC的IRQ1比IRQ0优先级高47SYSTICK向下计数的24位计数器使用处理器时钟或外部参考时钟产生周期性中断或进行延时寄存器名称作用控制和状态寄存器CTRL配置时钟源、是否产生中断、控制定时器使能和表示当前状态重装载值寄存器LOAD存放重新加载的数值当前值寄存器VAL存放计数器当前值校准值寄存器CALIB控制校准参数控制和状态寄存器操作步骤将0写入控制和状态寄存器以禁止该定时器。将新的重加载值写入重装载值寄存器，重加载值应为周期数减1。将任何数值写入当前值寄存器，该寄存器会被清零。将控制和状态寄存器的ENABLE位置1，启动定时器。位名称类型复位值描述16COUNTFLAGRO0当定时器计数到0时，该位变1。读取寄存器或清除计数器当前值时清零。2CLKSOURCERW00-外部参考时钟、1-内核时钟1TICKINTRW01-定进器计数减至0时产生异常，0-不产生异常0ENABLERW0定时器使能48SYSTICK49SYSTICK轮询形式利用查看控制和状态寄存器中的计数标志位来确定定时器是否变为0typedefstruct{ unsignedintCTRL; unsignedintLOAD; unsignedintVAL; unsignedintCALIB;}SysTick_def;SysTick_def*SysTick=(volatileSysTick_def*)OxEOOOE01O;voidDelay(){SysTick->CTRL=0;//禁止SysTickSysTick->LOAD=0xff;//计数范围255~0（256个周期）SysTick->VAL=0;//清除当前值和计数标志SysTick->CTRL=5;//使能SysTick并使用处理器时钟while((SysTick->CTRL&0x00010000)==0);//等待计数标志置位SysTick->CTRL=0;//禁止SysTick}STM32F4系统结构0451系统总线32位多层AHB总线矩阵与总线矩阵相连6个主总线内核I-BUS内核D-BUS内核S-BUSDMA-MEM1DMA-MEM2DMA-P25个从主线指令代码总线数据代码总线内部SRAM1AHB1外设（包括AHB-APB桥和APB1/2外设）AHB2外设52外设总线连接APB总线连接低速外设APB1、APB2SPI、USART、I2C、SDIOTIM、ADC、WDGPWR、RTC、SYSCFG、EXTIAHB1总线高速外设DMAC、GPIO、FLASH、RCC桥接低速外设AHB1/APB1、AHB1/APB2AHB2总线高速外设USB53系统时钟7个时钟产生电路通过时钟配置寄存器来配置产生SYSCLK最高可达84MHz。HCLKPCLK1PCLK2系统默认时钟配置16MHz外设工作时钟来源于这些时钟源每个外设都有自己独立的时钟控制每次使用前一定要使能在加电初始时都是禁止的时钟名称简写类型频率范围1内部低速时钟LSIRC振荡32kHz2外部低速时钟LSE晶体振荡32.768kHz3外部高速时钟HSE晶体振荡4-26MHz4内部高速时钟HSIRC振荡16MHz5锁相环时钟PLLCLKPLL-VCO(PLL)

648MHz锁相环时钟PLL48CK48MHz7I2S锁相环时钟PLLI2SCLK

54DMA系统DMAC通过与其他的系统主设备共享AHB总线来实现存储直接传输两个DMAC每个DMAC有8个流通道每个流通道可支持最多8种外设DMA请求每个流通道都直接连接专用的硬件DMA请求，也支持软件触发支持存储器与存储器之间、外设与存储器之间的数据传输源和目标数据区的传输宽度都可按字节、半字或字独立配置源和目标地址必须按数据传输宽度对齐每个流通道都有3个事件标志DMA半传输DMA传输完成DMA传输出错55DMA系统外设在发生一个直接存储传输事件时，向DMAC发送一个请求信号。DMAC根据流通道的优先权处理外设发来的请求DMAC在访问发出请求的外设时，同时给外设发送一个应答信号。外设从DMAC得到应答信号后立即释放请求。一旦外设释放了这个请求，DMAC同时撤销应答信号。如果有更多的请求时，外设可以启动下一个周期。使用DMA首先设置流通道数据源和目的地址接着配置传输总数然后配置流通道传输参数（诸如优先级、传输方向、重复模式、地址增量模式、数据位宽和中断使能）最后使能流通道。56DMA系统DMA传输过程由三个操作组成从外设或存储器的当前源地址取数据，并根据地址增量模式更新地址将数据保存在外设或存储器的当前目的地址处，并根据地址增量模式更新地址执行一次传输数目递减操作周而复始，直到传输数目值为0时停止传输每个流通道支持多个不同通道的请求通过设置通道选择码来选择当前的流通道支持哪个通道的DMA请求DMAC既支持单次DMA传输，也支持连续DMA传输连续DMA传输是完成当前的DMA传输后，立即自动重新加载初始值，接着开始下一轮的DMA传输操作管脚应用0558管脚应用STM32F401封装LQFP-100、UFBGA-100、WLCSP-49、UFQFPN-48、LQFP-64管脚电源VDD、VSS、VDDA、VSSA、VBAT时钟OSC32_IN、OSC32_OUT、OSC_IN、OSC_OUT控制NRST、BOOT0调试NJRST、JTDO-TRACESWO、JTDI、JTCK-SWCLK、JTMS-SWDIOGPIOPA0-15、PB0-15、PC0-15、PD2、PH0/1有部分管脚与时钟管脚、控制管脚和调试管脚复用。59管脚配置方向输入、输出信号模拟，数字复用模拟数字GPIO备选外设（AF）管脚作为输入或输出的其它外设上下拉类型悬空、上拉、下拉数字输出类型推挽输出、开漏输出数字输出速度低速、中速、高速、甚高速管脚配置模拟输入输出数字输入浮空上拉默认值为1下拉默认值为060输出GPIO开漏浮空上拉下拉推挽浮空上拉下拉输出AF开漏浮空上拉下拉推挽浮空上拉下拉推挽输出是最为常用的输出模式，可输出高电平，也可输出低电平。开漏输出需外接上接电阻，一般应用于"线与"连接。61管脚复用与重映射系统把备选功能分为16类，标记为AF0-AF15每个功能都对应特定的设备，每管脚都配置用于16个备选外设之一备选外设分类功能设备功能设备功能设备功能设备AF0系统功能AF1TIM1/2AF2TIM3-5AF3TIM9-11AF4I2C1-3AF5SPI1-4AF6SPI3AF7USART1/2AF8UART6AF9I2C2/3AF10USBAF11-AF12SDIOAF13-AF14-AF15EVENTOUT62管脚复用与重映射管脚16复用表功能GPIO附加功能AF0AF1AF2AF3引脚PA2ADC1_IN2-TIM2_CH3TIM5_CH3TIM9_CH1功能AF4AF5AF6AF7AF8AF9引脚---USART2_TX--功能AF10AF11AF12AF13AF14AF15引脚-----EVENTOUT请在插入菜单—页眉和页脚中修改此文本63启动配置启动地址0x00000000对应的存储器主Flash用户程序（内存镜像），由专用编程器写入系统存储器内嵌启动代码固件，用作自举程序，用于下载用户应用程序至FLASH中内嵌SRAM存储临时运行且代码比较少的程序启动控制系统加电或处理器从待机模式退出时，通过捕获外部启动管脚BOOT0和BOOT1