数字电路实验流程

数字电路实验流程2024/3/25数字电路实验流程实验要求当堂交实验交实验报告（第一个下一次课交）不允许迟到，不早退爱护仪器，损坏仪器要赔偿！2数字电路实验流程实验简介验证性实验---要求自己能验证(预习报告)一共八个实验，第一个实验报告和第二个的一起交，前七个每个10分，最后一个30分，一共100分三部分：输入---逻辑电平；数字电路核心---TTL芯片；输出---电平指示，示波器，数码显示3数字电路实验流程74LS20二4输入与非门4数字电路实验流程74LS86四2输入异或门5数字电路实验流程74LS00四2输入与非门6数字电路实验流程实验一门电路逻辑功能及测试实验前按学习机使用说明先检查学习机电源是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意及地线不能接错。实验中改动接线需断开电源，接好线后再通电实验。图1.1&V12457Vcc146Y7数字电路实验流程1、测试门电路逻辑功能选用双四输入与非门74LS20一只，插入面包板，按图1.1接线、输入端接S1－S4（电平开关输出插口），输出端D1－D8接显示发光二极管（任意一个）将电平开关按表1.1置位，分别测输出电压及逻辑状态。输入输出1245Y电压(V)HHHHLHHHLLHHLLLHLLLL表1.18数字电路实验流程2、异或门逻辑功能测试选二输入端四异或门电路74LS86，如图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。将电平开关按表1.2置位，将结果填入表中。

表1.2输入输出XZYY(V)00001000110011011110101图1.2=1=1=1ABCDZXY9数字电路实验流程&&A311198211B&Y132&Z13121&54612图1.3103、测试逻辑电路的逻辑函数关系10填表1.3，写出逻辑表达式AB数字电路实验流程表1.3输入AB输出YZLLLHHLHH11数字电路实验流程4、利用与非门控制输出用一片74LS00按图1.4接线。S接任一电平开关，用示波器观察S对输出脉冲的控制作用。图1.4&S2311Y12数字电路实验流程4、利用与非门控制输出用一片74LS00按图1.5接线。S接任一电平开关，用示波器观察S对输出脉冲的控制作用。图1.5&S465Y&23113数字电路实验流程5.与非门测试平均延迟时间采用环路振荡法测量tpd，输入端A接入100kHz的固定脉冲，用双踪示波器观察输入端A和输出端Y的波形，并测量它们之间的相位差，计算每个门电路的平均延迟时间tpd。图1.6&&&&&&1235416109128113112354611122数字电路实验流程6.用与非门组成其它门电路用二输入端四与非门74LS00组成同或门（1）写出同或门表达式转化为与非门逻辑表达式（2）画出逻辑电路图将与非门转化成同或门的逻辑电路图（3）自拟实验步骤，将测试结果填入表1.4中数字电路实验流程表1.4输入AB输出Y00010011数字电路实验流程6.回答问题怎样判断门逻辑功能是否正常？与非门一个接连续脉冲，其余状态什么时候允许脉冲通过？什么时候禁止脉冲通过？异或门又叫可控反相门，为什么？17数字电路实验流程实验二组合逻辑电路的设计

及功能测试预习要求：组合逻辑电路的分析方法用与非门和异或门构成的半加器、全加器的工作原理二进制的运算熟悉组合逻辑电路的分析方法18数字电路实验流程1.组合逻辑电路功能测试用两片74LS00芯片组成如图电路，为便于接线与检查，已经给出芯片的编号与引脚。（1）A、B、C接S0-S9逻辑电平中任意三个。（2）改变输入端A、B和C的逻辑状态，测试输出Y1和Y2的值，完成表2.1。（3）写出输出端Y1和Y2的逻辑表达式。19数字电路实验流程&&Y&A3110982213121BC&Y1461&Y210982&Y5462&12131115图2.120数字电路实验流程输入输出ABCY1Y2000001011111110100101010

表2.121数字电路实验流程2、测试用异或门（74LS86）和与非门组成的半加器的逻辑功能图2.2根据半加器的逻辑表达式可知：半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和两个与非门组成如图2.2。在学习机上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示，按表2.2要求改变A、B状态，填表。输入A0101B0011输出YZ表2.2&A31102213=12B&C5462S22数字电路实验流程&&&Ai111BiCi-1&2&X32&2&1图2.3&Si2&Ci3X1X2AiBiAiBiAiAiBiBiAiBi+AiBiAiBi+AiBiCi-1数字电路实验流程&&&Ai111BiCi-1&2&X32&2&1图2.3&Si2&Ci3X1X2数字电路实验流程3、测试全加器的逻辑功能ABCi-1CiSi000010100110001011101111写出图2.3电路的逻辑表达式2.填写表2.3表2.325数字电路实验流程设计四人表决电路多数赞成决议通过，反之决议未通过，表决结果用二极管电平指示灯显示若用A、B、C、D表示表决的四人，用Y表示表决的结果，写出四人表决电路的逻辑表达式画出逻辑电路图。在实验箱上按设计的电路图进行接线自拟步骤，测试结果填到表格中。26数字电路实验流程27四人表决电路的卡诺图数字电路实验流程课后习题总结组合逻辑电路的分析方法和设计方法。28数字电路实验流程实验三译码器和数据选择器实验目的熟悉译码器的逻辑功能。掌握数据选择器的逻辑功能掌握集成译码器和数据选择器的应用29数字电路实验流程74LS139译码器芯片引脚图30数字电路实验流程74LS153数据选择器芯片引脚图31数字电路实验流程将74LS139译码器按图2.4接线，按表3.1输入电平分别置位，填输出状态表。1、译码器功能测试

表3.1输入输出使能选择GBAY1Y2Y3Y4HXXLLLLLHLHLLHH

图2.432数字电路实验流程2、译码器应用将双2-4线译码器转换为3-8线译码器画出转换电路图。在学习机上接线并验证设计是否正确。设计并填写该3-8译码器功能表，画出输入、输出波形。33数字电路实验流程数字电路实验流程3、数据选择器的测试将双4选1数据选择器74LS153参照图3.3接线，测试其功能并填写功能表将学习机脉冲信号源中固定脉冲4个不同频率号接到数据选择器4个输入端，选择端置位，使输出端可分别观察到4种不同频率脉冲信号，分析上述实验结果并总结数据选择器作用

选择端数据输出端输出控制输出BAC0C1C2C3GXXXXXXHLLLXXXLLLHXXXLLHXLXXLLHXXHXLHLXXLXLHLXXHXLHHXXXLLHHXXXHL35数字电路实验流程4.数据选择器的应用将实验箱上的四个固定连续脉冲按图3.4接到数据选择器的四个输入端C0、C1、C2和C3，输出控制端G以及选择输入端B、A的不同逻辑状态下，分别观察输出端的波形，将测试结果填入表3.4中。分析输出端4种不同频率脉冲信号波形与选择输入端B、A的关系，并总结数据选择器作用。数字电路实验流程输出控制选择端数据输出端输出GBAC0C1C2C3HXX2550100200LLL2550100200LLL2550100200LLH2550100200LHH2550100200表3.4数字电路实验流程课后习题总结译码器和数据选择器的使用体会数字电路实验流程实验四触发器R-S，D，J-K实验目的熟悉并掌握基本RS触发器的构成，工作原理和功能测试方法，熟悉并理解不定的含义。2.熟悉并掌握D-FF和JKFF的逻辑功能和功能测试方法。3.学会正确使用触发器的集成芯片。39数字电路实验流程1、基本R-SFF功能测试两个TTL与非门首尾相接构成的基本R-SFF的电路如图3.1所示试按下面的顺序在端加信号：

图4.1基本R-SFF电路

QG1Rd&&SdQG21Sd，Rd2345640数字电路实验流程基本R-S触发器测试1.观察并记录FF的，、端的状态，将结果填入下表4.1中，并说明在上述各种输入状态下，FF执行的是什么功能？逻辑功能011110115.当、都接低电平时，观察，端的状态，当、同时由低电平跳为高电平时，注意观察，端的状态，重复3-5次看，端的状态是否相同，以正确理解“不定”状态的含义。表4.141数字电路实验流程（2）Sd端接低电平，Rd端加脉冲。（3）Sd端接高电平，Rd端加脉冲。（4）连接Sd、Rd，并加脉冲。记录并观察(2)(3)(4)三种情况下Q，Q端状态。从中总结出基本R-SFF的Q或Q端的状态改变和输入端Sd、Rd的关系。42数字电路实验流程例子RDSDQQ0001100011111011010043数字电路实验流程2、维持-阻塞型D触发器功能测试图4.2DFF逻辑符号74LS74双D触发器（正沿触发）RdCPDSdQQGNDVc字电路实验流程维持-阻塞型D触发器功能测试的实验步骤(1)分别在Sd、Rd端加低电平，观察并记录Q，Q端的状态。(2)令Sd、Rd端为高电平，D端分别接高，低电平，用点动脉冲作为CP，观察并记录当CP为0、↑、1、↓时Q端的状态变化。(3)当Sd=Rd=1、CP=0（或CP=1），改变D端信号，观察Q端的状态是否变化？整理上述实验数据，将结果填入表3.2中。CPD01xx0110xx0111↑00111↑101表4.245数字电路实验流程令Sd=Rd=1，将D和端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对与CP的波形。46数字电路实验流程3、负边沿J-K触发器功能测试74LS112双J-K触发器（负沿触发）47数字电路实验流程双J-K负边沿触发器74LS112的逻辑符号如4.3所示。自拟实验步骤，测试其功能，并将结果填入表3.3中。若令J=K=1时，CP端加连脉冲，用双踪示波器观察Q-CP端波形，和DFF的D和端相连接时观察到的Q端的波形比较，有和异同点？

CPJK

01XXXX10XXXX11↓0X011↓1X011↓X0111↓X11图4.3表3.3RdCPJSdQQGNDVcc156316845K2148数字电路实验流程4.触发器功能转换（1）将D触发器和J-K触发器转换成T’触发器，列出表达式，画出实验电路图。（2）接入连续脉冲，观察各触发器CP及Q端波形，比较两者关系。（3）自拟实验数据并填写之。49数字电路实验流程6、触发器功能转换将D触发器和J-K触发器转换成触发器，列出表达式，画出实验电路图。接入连续脉冲，观察各触发器CP及Q端波形，比较两者关系。自拟实验数据并填写之。50数字电路实验流程实验五时序电路测试及研究实验芯片：74LS00二输入端四与非门74LS10三输入端三与非门74LS1944位双向移位存储器74LS175四D触发器51数字电路实验流程VCCQDQD4DQC3DQCCPRQAQA1D2DQBQBGND74LS175四D触发器52数字电路实验流程1DC12DC23DC3CP4DC4“1”74LS175RRRRABCD接LED电平指示灯1、自循环移位寄存器—环行计数器断开1D和QD，将A、B、C、D置为1000，用单脉冲计数，用状态转换图表示各触发器状态。断开1D和QD，将A、B、C、D置为1100，用单脉冲计数，用状态转换图表示各触发器状态。53数字电路实验流程1DC12DC23DC3CP4DC4“1”74LS175RRRRABCD接LED电平指示灯&&54数字电路实验流程74LS10三输入端三与非门55数字电路实验流程56数字电路实验流程2、测试40194的逻辑功能74LS194（CD40194）的引脚图2153456781413121110957数字电路实验流程CD40194芯片功能表58数字电路实验流程清除模式时钟串行输入输出功能总结CRS1S0CPSLSRD0D1D2D30XX↑XXXXXX111↑XXabcd101↑X0XXXX101↑X1XXXX101↑X0XXXX101↑X0XXXX110↑1XXXXX110↑1XXXXX110↑1XXXXX110↑1XXXXX100↑XXXXXX表5.1寄存器功能表59数字电路实验流程3、用CD40194实现环形计数器自拟实验电路，用并行送数法输入二进制代码（0100），然后实现右移循环，观察寄存器输出状态的变换，填表5.2CPQ0Q1Q2Q3001001234560数字电路实验流程4、实现数据的串行、并行转换串行输入，并行输出61数字电路实验流程课后问题总结时序电路的特点62数字电路实验流程实验六集成计数器实验芯片74LS00二输入端四与非门1片74LS90二-五-十混合进制计数器2片实验内容90芯片的功能测试任意进制计数器(1)复位法(2)置位法(3)45进制计数63数字电路实验流程74LS00四2输入与非门64数字电路实验流程74LS90(二—五—十进制异步计数器)9(1)9(2)0(2)0(1)65数字电路实验流程模二模五A(CP1)B(CP2)74LS90(二—五—十进制异步计数器)R0(1)R0(2)S9(1)S9(2)直接置9直接置零66数字电路实验流程67二进制计数：CP1输入QA输出五进制计数：CP2输入QDQCQB输出模二模五A(CP1)B(CP2)74LS90(二—五—十进制异步计数器)R0(1)R0(2)S9(1)S9(2)67数字电路实验流程（A）十进制计数R0(1)R0(2)S9(1)S9(2)BA单脉冲计数C

68数字电路实验流程计数输出QDQCQBQA00000123456789表6.3十进制数字电路实验流程（B）二-五混合进制计数R0(1)R0(2)S9(1)S9(2)BA单脉冲计数C70数字电路实验流程计数输出QAQDQCQB00000123456789表6.2二五进制数字电路实验流程七进制计数-复位法(置零法)R0(1)R0(2)S9(1)S9(2)B单脉冲计数C&A74LS90&12543672数字电路实验流程七进制计数-置位法(置数法)R0(1)R0(2)S9(1)S9(2)B单脉冲计数CA74LS9073数字电路实验流程画出七进制的

有效状态状态转换图

注意进位！数字电路实验流程75R0(1)R0(2)S9(1)S9(2)BAR’0(1)R’0(2)S’9(1)S’9(2)B’A’CPC74LS90(1)74LS90(2)&&单脉冲计数45进制计数器123456数字电路实验流程课后习题整理实验数据(45进制的写前四个状态和后四个状态)总结计数器的使用特点76数字电路实验流程实验七555定时器实验仪器实验箱，数字万用表，双踪示波器，实验箱附件实验芯片NE556双定时器1片电阻、电容77数字电路实验流程实验内容555时基电路基本功能测试555定时器构成多谐振荡器555定时器构成单稳态触发器78数字电路实验流程NE5561467891011121314352VCCTR2OUT2R2VC2TH2DIS2TR1GNDDIS1R1VC1OUT1TH179数字电路实验流程QQ++--A1A2T5K&&RVccTHVC5K5KTRDISGNDOUTNPNTH高电平触发端TR低电平触发端R复位端VC电压控制端DIS放电端OUT输出端VCC电源GND地分压器比较器RS触发器输出缓冲晶体管开关1数字电路实验流程

0UOL饱和>2VCC/3

111UOL>VCC/3

饱和<2VCC/3

>VCC/3

不变不变<2VCC/3<VCC/3

UOH截止UTHuoTD的状态URQQ++--A1A2T5K&&RVccTHVC5K5KTRDISGNDOUTNPN181数字电路实验流程RTHTRVCCDISOUTGNDVC+5V+5V2K22K1KLED图7.3基本功能测试82数字电路实验流程THTRROUTDISXX00导通>2/3VCC>1/3VCC10导通<2/3VCC>1/3VCC1原状态原状态<2/3VCC<1/3VCC11关断基本功能表83数字电路实验流程RTHTRVCCDISOUTGNDVC+5VR2多谐振荡器R1C2C1R1=15KΩR2=5KΩC1=0.033μFC2=0.1μF1、用示波器观察并测量OUT端波形的频率，和理论估算值，算出频率的相对误差值2、将电阻值R1改为R1=15KΩ，R2=10KΩ，电容C不变，测量误差变化。84数字电路实验流程在电容充电时，暂稳态的持续时间在电容放电时，暂稳态的持续时间电路输出的矩形脉冲的周期85数字电路实验流程RTHTRVCCDISOUTGNDVC+5V单稳态触发器RC2C1R=10KΩC1=0.01μFC2=0.1μF1、Vi是频率为25KHz左右的方波时，用双踪示波器观察并测量输出脉冲的宽度Tw2、调节Vi的频率，分析并观察输出端波形的变化。3、若想使Tw=30μS，怎样调整电路，测出有关的参数。Vi86数字电路实验流程暂稳态的持续时间电路输出的矩形脉冲的周期87数字电路实验流程课后习题总结555芯片构成的基本电路的使用方法88数字电路实验流程实验七555时基电路实验目的：掌握555定时器的结构、工作原理和应用电路掌握NE556芯片的正确使用方法学会分析和测试555定时器构成的多谐振荡器和单稳态触发器实验器材：双踪示波器、数字万用表实验器件：NE556双时定时器、二极管、电阻和电容89数字电路实验流程1、555时基电路功能测试本实验所用的555时基电路芯片为NE556，同一芯片上集成了二个各自独立的555时基电路，图中各管脚的功能简述如下：TH高电平触发端：当TH端电平大于2/3输出端OUT呈低电平，DIS端导通。低电平触发端：当电平小于1/3时，OUT端呈现高电平，DIS关断。复位端：=0，OUT端输出低电平，DIS端导通。VC控制电压端：VC接不同的电压值可以改变TH。的触发电平值。DIS放电端：其导通或关断为RC回路提供了放电或充电的通路。图8.1时基电路556管脚图90数字电路实验流程功能简图如图7.2所示，芯片的功能如表7.1所示图7.2时基电路功能简图THOUTDISXXLL导通>2/3Vcc>1/3VccHL导通<2/3Vcc>1/3VccH原状态原状态<2/3Vcc<1/3VccHH关断表7.1

91数字电路实验流程按图7.3接线，可调电压取自电位器分压器。按表8.1逻辑测试其功能并记录。

图7.3测试接线图92数字电路实验流程2、555时基电路构成的多谐振荡器电路如图7.4所示按图接线。图中元件参数如下：R1=15KΩR2=5KΩC1=0.033μFC2=0.1μF用示波器观察并测量OUT端波形的频率。和理论估算值比较，算出频率的相对误差值。若将电阻值改为R1=15KΩ、R2=10KΩ。电容C不变，上述的数据有何变化？

图7.4多谐振荡器93数字电路实验流程根据上述的实验原理，充电回路的支路是R1R2C1，放电回路的支路是R2C1，将电路略加修改，增加一个电位器Rw和两个引导二极管，构成图8.5所示的占空比可调的多谐振荡器。其占空比q为改变Rw的位置，可调节q值。合理选择元件参数（电位器选用22KΩ），使电路的占空比q=0.2，调试正脉冲宽度为0.2ms.调试电路，测出所用元件的数值，估算电路的误差。图7.5占空比可调的多谐振荡器94数字电路实验流程3、555构成的单稳态触发器实验如图7.5所示。按图7.5接线，图中R=10KΩ，=0.01μF，是频率约为10KHZ左右的方波时，用双踪示