时序逻辑电路_第1页
时序逻辑电路_第2页
时序逻辑电路_第3页
时序逻辑电路_第4页
时序逻辑电路_第5页
已阅读5页,还剩33页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

《电工电子技术》时序逻辑电路1概述

数字电路中,有时需要使用具有记忆功能的基本逻辑单元。能够存储1位二值信号(0,1)的基本单元电路统称为触发器。触发器是构成时序逻辑电路的基本电路,是联系组合逻辑电路和时序逻辑电路的桥梁。一、触发器的两个基本特点:1、具有两个能自行保持的稳定状态表示逻辑状态的0和1;2、根据不同的输入信号可以置成1或0状态。二、触发器的分类:(一)按电路结构形式不同可分为:基本RS-FF(锁存器)、同步FF(电平触发)主从FF(脉冲触发)、边沿FF(边沿触发)、CMOS工艺FF(二)按逻辑功能分:RS、JK、D、T、T’等(三)按存储数据的原理不同可分:静态FF和动态FF一、与非门构成的基本RS触发器与非门构成的基本RS-FF的逻辑图

与非门构成的基本RS-FF的真值表(特性表)

功能110111010011100101000001保持0111001*1*置1置0不定注:

和的0状态同时消失后状态将不定。

2触发器的电路结构及动作特点2.1基本RS触发器(BasicRSFlip-flop)与非门构成的基本RS-FF的图形符号

例:已知基本RS-FF中和的电压波形如下图所示,试画出Q和端对应的电压波形(令)。解:二、或非门构成的基本RS触发器

或非门构成的基本RS-FF的逻辑图和图形符号

或非门构成的基本RS-FF的真值表(特性表)

保持置1置0不定注:

和的1状态同时消失后状态将不定。

基本RS触发器的特点:电路简单,直接置位、复位,操作方便。基本RS触发器经常用于键盘输入、消除开关噪声等场所。例:键盘消抖示例——

在数字系统中,为协调各部分的动作,常要求某些触发器于同一时刻动作。为此,必须引入同步信号,使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲,或称为时钟信号,简称时钟,用CP(ClockPulse)表示。同步触发器又称为“钟控触发器”,即时钟控制的电平触发器。2.2同步触发器(SynchronousFlip-flop

一、同步RS触发器(一)电路结构与工作原理分析同步RS-FF的逻辑图

同步RS-FF的特性表注:*CP回到低电平后状态不定。CPSR0xx000xx1110000100111100111011101001011011101*11111*保持置1置0不定

实用同步RS-FF的逻辑图和逻辑符号

CP=0(二)动作特点同步RS-FF的动作特点:在CP=1的全部时间里S和R的变化都将引起FF输出端状态的变化。由此可知,若在CP=1的期间内输入信号发生多次变化,则FF的状态也会发生多次翻转,这就降低了电路的抗干扰能力。

解:例:已知同步RS-FF的CP、S、R的波形,且,

试画出Q、的波形。二、同步D触发器

为了从根本上避免同步RS触发器R、S同时为1的情况出现,可以在R和S之间接一非门。这种单输入的FF叫做同步D触发器(又称D锁存器),其逻辑图和特性表如下所示:图2.6

同步D-FF的逻辑图

表4-2-4同步D-FF的特性表CPD说明0x00保持111000送0101101送111

同步D-FF的惯用符号和国标符号

由特性表可得同步D-FF的特性方程为:

同步D-FF的逻辑功能是:CP到来时(CP=1),将输入数据D存入触发器,CP过后(CP=0),触发器保存该数据不变,直到下一个CP到来时,才将新的数据存入触发器而改变原存数据。正常工作时要求CP=1期间D端数据保持不变。

三、同步JK触发器同步JK-FF解决了同步RS-FF输入控制端S=R=1时触发器的新状态不确定的问题。JK-FF的J端相当于置“1”(S)端,K端相当于置“0”(R)端。

同步JK-FF的逻辑图

同步JK-FF的特性表CPJK说明0XX00保持11100001110100置01011001置11111101翻转10同步JK-FF的惯用符号和国标符号

由同步JK-FF的特性表可知:2、当J=K=1时,,触发器处于翻转状态,其余情况同同步RS-FF一样。1、同步JK-FF的特性方程为:

同步T-FF的逻辑图

同步T-FF的特性表四、同步T和T’触发器

将JK-FF的J端和K端连在一起,即得到T触发器,其逻辑图和特性表如下所示:CPT说明0X00保持111000111101翻转10J=K=T若将T输入端恒接高电平,则成为T’触发器。

T’-FF的特性方程为:

同步T-FF的惯用符号和国标符号

由同步T-FF的特性表或将J=K=T代入JK-FF的特性方程可得同步T-FF的特性方程为:五、同步触发器的空翻现象(一)同步触发器的触发方式上述四种功能的同步触发器均属于电平触发方式。电平触发方式有高电平触发和低电平触发两种。(二)同步触发器的空翻在同步触发器CP为高电平期间,输入信号发生多次变化,触发器也会发生相应的多次翻转,如下图所示:这种在CP为高电平期间,因输入信号变化而引起触发器状态变化多于一次的现象,称为触发器的空翻。

同步D-FF的空翻现象由于空翻问题,同步触发器只能用于数据的锁存,而不能实现计数、移位、存储等功能。为了克服空翻,又产生了无空翻的主从触发器和边沿触发器等新的触发器结构形式。

《电工电子技术》时序逻辑电路

一、主从RS-FF(一)电路结构与工作原理主从RS触发器由两个同样的同步RS触发器组成,但它们的时钟信号相位相反。其结构框图和图形符号如下所示:

主从RS-FF的结构框图和图形符号

1.主从触发器(Master-slaveFlip-flop

为了提高触发器工作的可靠性,希望在每个CP周期里输出端的状态只改变一次。为此,在同步触发器的基础上又设计出了主从结构的触发器。

主从触发器的结构特点:◆前后由主、从两级触发器级联组成◆主、从两级触发器的时钟相位相反

主从RS-FF的逻辑图

主从RS-FF的特性表

(二)动作特点(1)主从RS-FF的翻转分两步动作:从同步RS触发器到主从RS触发器这一演变,克服了CP=1期间触发器输出状态可多次翻转的问题。但由于主触发器本身仍是一个同步RS触发器,所以在CP=1期间和状态仍然会随S、R状态的变化而多次变化,而且仍需遵守约束条件,且其特性方程仍为:第一步,在CP=1期间主触发器接收输入S、R的信号,被置成相应的状态;第二步,CP下降沿到来时,从触发器按主触发器的状态翻转,Q,端状态的改变发生在CP的下降沿。

(2)在CP=1的全部时间里,S、R均对主触发器起控制作用,所以必须考虑整个CP=1期间里输入信号的变化过程才能确定触发器的状态。

例:在下图所示的主从RS触发器电路中,若CP、S、R的电压波形如图所示,试求Q和端的电压波形,设。

主从RS-FF波形图主触发器从触发器

二、主从D-FF主从D-FF的结构框图、惯用符号和国标符号

其特性方程仍为:下降沿有效

三、主从JK-FF主从JK-FF的逻辑图

主从JK-FF的特性表S'R'

主从JK-FF的惯用符号和国标符号

由特性表可知,其特性方程仍为:

注:在CP=1期间,J、K信号均未发生改变。例:在下图所示的主从JK触发器电路中,若CP、J、K的电压波形如图所示,试求Q和端的电压波形,设。主从JK-FF的一次变化现象示例例:下图示出了CP、J、K信号的波形,波形强调了CP=1期间J、K是变化的。试分析三个时钟CP作用期间主、从触发器的输出变化规律。(二)主从JF-FF的一次变化现象

主从JF-FF的一次变化现象是指:在CP=1期间,即便J、K输入信号有多次改变,主从JF-FF的的主触发器的状态仅仅只会改变一次。

主从JK触发器的一次变化现象说明触发器在CP作用期间对J、K的变化是敏感的。干扰信号是造成J、K变化的重要原因。在CP作用期间,干扰信号相当于窄脉冲作用于J或K端,引起主触发器状态改变,主触发器记忆了干扰信号,使得主从JK触发器抗干扰能力变差。从本小节可知:1、主从触发器状态的改变是在CP下降沿完成的,因而这种结构无空翻现象;2、主从触发器在CP=1期间无法抗干扰,为克服这一缺点,又出现了边沿触发器。

2不同触发器之间的转换

因为JK触发器包含了RS、T、T’触发器的所有逻辑功能,所以目前生产的时钟控制触发器定型产品中只有JK-FF和D-FF两大类。(一)D-FFJK-FF

D-FF转换为JK-FF的转换图

(二)JK-FFD-FF

K-FF转换为D-FF的转换图

RS-FFT-FF?

时序电路——任一时刻的输出状态不仅取决于该时刻的输入状态,还与前一时刻电路的状态有关,具有记忆功能。它主要由门电路和触发器构成。描述时序电路功能的方法——状态方程、状态转换真值表、状态转换图和时序图等。根据CP控制方式不同分为——同步:所有触发器的时钟输入端CP都连在一起;异步:触发器受不同时钟控制。3时序逻辑电路的分析方法一、同步时序逻辑电路的分析方法基本分析步骤如下:

(1)根据逻辑图写方程式。

a)时钟方程各触发器CP信号的来源。(同步电路可以省略)b)输出方程时序电路的输出逻辑表达式,通常是现态的函数。

c)驱动方程各触发器输入端的逻辑表达式。

d)状态方程将驱动方程代入相应触发器的特性方程便得到该触发器的状态方程。

(2)列状态转换真值表。将电路现态的各种取值代入状态方程和输出方程中进行计算,从而得到转换真值表。(3)电路逻辑功能的说明根据状态转换真值表来分析和说明电路的逻辑功能。

(4)画状态转换图和时序图

上述分析步骤可用下图描述。逻辑图时钟方程输出方程驱动方程状态方程状态转换真值表说明电路功能状态转换图时序图列方程列表分析画图

解:由图可知,时钟脉冲CP加在每个触发器的时钟脉冲输入端上。因此,它是一个同步时序逻辑电路,可不写时钟方程。(1)写方程式JKQFF0JKQFF1JKQFF2&CPQ0YQ1Q

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论