智力竞赛抢答器-铜陵学院数电课程设计

2012~2013学年第2学期《数字电子技术》课程设计报告题目：智力竞赛抢答器专业：电子信息工程班级：姓名：指导教师：电气工程系2011、任务书课题名称智力竞赛抢答器指导教师〔职称〕〔讲师〕执行时间2012~2013学年第2学期第14周学生姓名学号承当任务定时模块电路设计总体电路设计原理图设计抢答模块设计定时电路设计抢答电路设计总体电路调试电路仿真运行设计目的按照设计要求设计一个智力竞赛抢答器，通过本课程设计可以培养和提高学生的科研素质、工程意识和创新精神。使我们在《数字电子技术》根本知识、实践能力和综合素质、创新意识、水平诸方面得到全面提高，为后续课程的学习，为培养应用型技术技术人才打下重要根底。设计要求1、四组参赛者在进行抢答时，当抢答者按下面前的按钮时，抢答器都能准确地判断出抢先者，并显示相应的组号。2、抢答器应具有互锁功能，某组抢答后能自动封锁其它各组进行抢答。3、系统应具有一个总复位开关。4、安装自己设计的电路。5、运用仿真软件绘制设计电路图。摘要本次课程设计使我们在《数字电子技术》根本知识、实践能力和综合素质、创新意识、水平诸方面得到全面提高，为后续课程的学习，为培养应用型工程技术人才打下重要根底。通过本课程设计可培养和提高学我们的科研素质、工程意识和创新精神。真正实现了理论和实际动手能力相结合的教学改革要求。本报告设计的四路智力竞赛抢答器电路主要采由74系列常用集成电路组成，涉及到触发器、编码器、加法器、555定时器和RC电路组成的多谐振荡电路。该抢答器具有根本的抢答功能，当一轮抢答开始后，首先抢答的人由触发器保持状态并阻止其他任何选手输入状态，此次设计的抢答器在选手输入信号后先经过D触发器，再经过优先编码器编码，所有选手没有优先级之分，真正做到比赛的公平公正性。主持人可以通过控制按钮结束本轮的抢答并可以从新开始下一轮抢答。本次设计的抢答器运用74HC175上升沿D触发器记录第一个抢答人的状态；运用八输入与非门74LS30D控制触发器的工作，从而使第一个抢答者的状态保持，而其他人无法再抢答。电路中需要的时钟信号由555多谐振荡电路实现关键词:抢答器触发器555时钟信号发生器目录第一章设计任务及要求2第二章设计思路及总体框架图32.1总体设计方案32.2方案特点及流程3第三章单元电路设计43.1系统总体电路43.2电路所需原元件53.3抢答电路设计103.4时钟信号发生电路设计113.5电路仿真13第四章参考电路及说明14总结15参考文献16第一章设计任务及要求本次设计的题目：智力竞赛抢答器1.设计要求〔1〕、四组参赛者在进行抢答时，当抢答者按下面前的按钮时，抢答器都能准确地判断出抢先者，并显示相应的组号。〔2〕、抢答器应具有互锁功能，某组抢答后能自动封锁其它各组进行抢答。〔3〕、系统应具有一个总复位开关。〔4〕、安装自己设计的电路。〔5〕、运用仿真软件绘制设计电路图〔如proteus，Multisim〕。2.提高局部〔1〕、抢答者犯规或违章〔主持人未说‘开始抢答’时，参赛者抢先按钮〕时，应自动发出警告信号，以指示灯光闪为标志。〔2〕、抢答器应具有限时功能，抢答时限时为30秒。3.设计提示〔1〕、可用触发器、锁存器或编码器判断第一抢答者的信号并将其锁存，在得到第一信号之后应立即将电路的输入封锁，同时还必须注意，第一抢答信号应在主持人发出抢答命令之后才有效。〔2〕、当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，或用发光二极管直接指示出组别。同时控制音频振荡器工作。〔3〕、限时及显示电路可多谐振荡器、计数器、译码器和数码显示电路组成。第二章设计思路及总体框架图2.1总体设计方案系统组成框图：号码显示译码器锁存模块号码显示译码器锁存模块抢答模块抢答模块蜂鸣器声音模块主持人控制模块蜂鸣器声音模块主持人控制模块时间显示脉冲信号计数器译码器时间显示脉冲信号计数器译码器〔1〕、抢答器为四路；〔2〕、显示出最先抢答器的号码；〔3〕、带裁判员启动控制按钮；〔4〕、裁判员启动后，30秒后无选手抢答，抢答器停止工作〔应显示30秒递减时间〕，并有“滴滴”提示音。〔5〕、选手抢容许有提示音2.2方案特点及流程〔1〕中心模块主要是抢答模块和控制模块。此抢答系统由蜂鸣器发出的声音和显示器的数字显示。并在抢答完成时控制模块停止时间和发出声响。〔2〕在系统设计时，要到达互锁的功能，即一人抢答后其他人就不能抢答。〔3〕抢答时间结束时蜂鸣器发出声响，并终止抢答。系统工作流程：〔1〕选手经抢答模块抢答由锁存模块控制抢答，并显示抢答选手号码，另外蜂鸣器发出声响，时间计数停止保持。〔2〕主持人控制抢答的复位、开始。〔3〕脉冲信号提供计数信号，由控制模块控制抢答时间的停止保持。第三章单元电路设计3.1系统总体电路图3.1电路说明〔1〕zhchr为主持人控制输入端，1、2、3、4为四位选手输入端，qianda为抢答锁存以及译码电路生成的模块，30为30进制减法计数器电路生成的模块，fmqi为蜂鸣器控制电路生成的模块，zhdq为2hz振荡信号输入端，1khz为2hz频率信号输入端，a1、a2、a3为显示抢答选手号码的数码管连接端，b1、b2、b3、b4为显示个位数码管连接端，c1、c2、c3、c4为显示十位的数码管连接端。〔2〕当主持人启动系统时〔输入高电平〕计数器开始由30倒计时，如果选手抢答那么显示抢答选手号码，计数器停止并保持显示抢答时间，另外，蜂鸣器发出滴滴的响声提示有人抢答；如果没人抢答，那么计数器到00时，蜂鸣器发出滴滴的声响，抢答系统终止抢答。〔3〕每次抢答结束后，主持人重新复位开关，再次启动后才可进行抢答。图图整个电路仿真图3.2电路所需原元件在这次设计的用于竞赛的抢答器，电路图时很简单，组成器件应该说都是数电和模电中很常见的。关于模电中用到的器件主要是三极管、发光二极管以及电容等。在模电中主要学习了三极管的放大功能和开关作用，而在这次设计的电路中，主要是运用了三极管的开关作用。图图3.2NPN三极管1三极管三极管的三种工作状态：1当、、β三极管正向导通，此时工作在放大状态；2当、、>/β时，三极管工作在保和区；3当、时，三极管工作在截止区。其中三极管的开关作用就是利用了它的2、3两点性质。图图三极管而这次主要用到的器件都是来自数电中，比方：触发器、逻辑门、译码器、数码管以及555定时器等。而在使用中各个器件也不是独立工作。2.JK触发器图JK触发器图JK触发器管JK出触发器如图功能有：⑴主从JK触发器具有置位、复位、保持〔记忆〕和计数功能；=2\*GB2⑵主从JK触发器属于脉冲触发方式，触发翻转只在时钟脉冲的负跳变沿发生；=3\*GB2⑶不存在约束条件，但存在一次变化现象。=4\*GB2⑷产生一次变化的原因是因为在CP=1期间，主触发器一直在接收数据，但主触发器在某些条件下〔Q=0，CP=1期间J端出现正跳沿干扰或Q=1，CP=1期间K端出现正跳沿干扰〕，不能完全随输入信号的变化而发生相应的变化，以至影响从触发器状态与输入信号的不对应。此次用3个JK触发器主要是构成三位二进制倒计时器计数器，其中前一个JK触发器的Qn端接下一个JK触发器CP端。CLR接主持人控制端。3.555定时器图图3.2.3555定时器集成555定时器是一种将模拟功能与逻辑功能巧妙结合在一起的中规模集成电路,因集成电路内部含有3个5千欧电阻而得名,在控制、定时、检测、放声、报警等方面有着广泛的应用。而这次是将555够成一个多谐振荡器。4.D触发器图)D触发器图)D触发器D触发器如图，其功能有：⑴D触发器具有接收并记忆信号的功能，又称为锁存器。=2\*GB2⑵D触发器属于脉冲触发方式。=3\*GB2⑶D触发器不存在约束条件和一次变化现象，抗干扰性能强，工作速度快。图b)原理图此D触发器又叫维持——阻塞边沿触发器，该触发器有六个与非门组成，其中啊a和b构成根本RS触发器下面分析其工作原理：Sd和Rd接至根本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当Sd=0且Rd=1时，不管输入端D为何种状态，都会使Q=1，=0,即触发器置一；当Sd=1且Rd=0时，触发器的状态为0，Sd和Rd通常又称为直接置1和置0端。工作过程如下：=1\*GB3①、CP=0时，与非门c和g封锁，其输出c=e=1，触发器的状态不变。同时，由于c至f和e至g的反应信号将这两个门翻开，因此可接收输入信号D，f=，g==D。=2\*GB3②、当CP由0变1时触发器翻转。这时c和e翻开，它们的输出c和e的状态由f和g的输出状态决定。C==D，e==。由根本RS触发器的逻辑功能可知，Q=D。=3\*GB3③、触发器翻转后，在CP=1时输入信号被封锁。C和e翻开后，它们的输出c和e的状态是互补的，即封锁了D通往根本RS触发器的路径；该反应线起了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反应线称为置0维持线，置1阻塞线。e为0时，将c和g封锁，D端通往根本RS触发器的路径也被封锁。维持阻塞D触发器状态方程和状态真值表如下：表5.1D触发器真值表SdRdCPD10×××001111↑00011↑01011↑10111↑111通过对D触发器的解释，可以大致看出该抢答器的工作流程，其核心就是该D触发器。当主持人宣布开始抢答时，将开关S1断开，选手迅速按键，假设选手1首先按下抢答键，此时一号就输入一个相当于上升沿的脉冲使D1输出高电平同时将该高电平信号传送给或非门，通过或非门的判断将信号输送到其它选手的D触发器的R端并将其锁定使其无法输出信号。5.74ls148图)管脚图74ls148guanjiaotu图)管脚图74ls148guanjiaotu图b〕原理图图c)管脚图74ls148guanjiaotu图c)管脚图74ls148guanjiaotu3.3抢答电路设计这个抢答器设计成可供四个人抢答使用，它的组成器件有：D触发器〔74LS279〕、四个或非门以及用于起提示作用的发光二极管、电阻和扬声器等。原理图如下图图原理图74ls148guanjiaotu图3.3.23.4时钟信号发生电路设计考虑到抢答电路中运用到了上升沿触发器74HC175，需要时钟信号才能正常工作，在multisim仿真中可以用信号发生器产生需要的时钟信号，也可以利用555集成电路和RC震荡电路组成多谐振荡器，选取一定参数的电阻和电容就可以产生所需要的时钟信号。本次设计的抢答器主要采用555集成电路作为信号发生器。555定时器有TTL型和CMOS型两类产品，它们的功能和外部引脚排列完全相同。555定时器内部结构的简化原理图如下，它由3个阻值为5k的电阻组成的分压器、两个电压比拟器C1和C2、根本RS触发器、放电BJT以及缓冲器G组成。定时器的主要功能取决于比拟器的输出控制RS触发器和放电BJTT的状态。图中Rd为复位输入端，当Rd为低电平时，不管其他输入端的状态如何，输出Vo为低电平。因此在正常工作时，应将其接高电平。图555原理图图555原理图由图可知，当5脚悬空时，比拟器C1和C2的比拟电压分别为2/3Vcc和1/3Vcc。当VI1>2/3Vcc，VI2>1/3Vcc时，比拟器C1输出低电平，比拟器C2输出高电平，根本RS触发器被置0，放电三极管T导通，输出端Vo为低电平。当VI1<2/3Vcc，VI2<1/3Vcc时，比拟器C1输出高电平,比拟器C2输出输出低电平，根本RS触发器被置1，放电三极管截止，输出端Vo为高电平。当VI1<2/3Vcc，VI2>1/3Vcc时，根本RS触发器R=1、S=1，触发器状态不变，电路以保持原状态不变。表5.2555功能表输入输出阀值输入〔VI1〕R出发输入〔VI2〕S复位〔Rd〕输出〔Vo〕放电管T××00导通<2/3Vcc1<1/3Vcc011截止>2/3Vcc0>1/3Vcc110导通<2/3Vcc1>1/3Vcc11不变不变图电路仿真图3.5电路仿真所有模块都已经完成，就可以开始进行电路的调试和运行。下列图表示第三组选手在第21秒时抢成功。图3.5电路运行图第四章参考电路及说明1.计数局部每组均有8421码拨码开关KS－１，完成分数的增和减，每组为三位个，十，百位，每位可以单独进行加减。例如：100分加“10”分变为110分，持续按动拨码开关视为“＋”号一次；假设加“20”分。假设减分，方法相同，即按动“－”号就能完成减数记分。2.判分电路这局部电路由RS触发器完成，CD4043位三态RS锁存触发器，当S1按下时，Q1为1，这是或非门74LS25为低电平，封锁了其它阻的输入。Q1为1，使D1发光管发亮，同时也驱动音响电路鸣叫，实现声，光的指示。输入端采用了阻容方法，以防治开关抖动。3.定时电路当进行抢答或必答使，主持人按动单次脉冲启动开关，使定时数据置入计数器，同时使JK触发器翻转〔Q=1〕,定时器进行减计数定时，定时指示灯亮。当定时时间到，即减法计数器为“00”时，B0为“1”，定时结束，这是去控制音响电路鸣叫，并灭掉指示灯〔JK触发器的Q＝1，Q＝0〕。4.音响电路音响电路中，f1和f2为两种不同的音响频率，当某组抢答时，应为多音，某时序应为间断音频输出。当定时到，应为单音，其时序应为单音频输出，时序所示。图4.1音响电路波形图总结