西安电子科技大学-数字电路基础课件-4-组合逻辑电路课件_第1页
西安电子科技大学-数字电路基础课件-4-组合逻辑电路课件_第2页
西安电子科技大学-数字电路基础课件-4-组合逻辑电路课件_第3页
西安电子科技大学-数字电路基础课件-4-组合逻辑电路课件_第4页
西安电子科技大学-数字电路基础课件-4-组合逻辑电路课件_第5页
已阅读5页,还剩64页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

数字电子技术基础第4章组合逻辑电路12组合逻辑电路与时序逻辑电路组合逻辑电路:任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。--无记忆功能时序逻辑电路:当前的状态与电路现在的输入和过去的状态都有关。--有记忆功能例组合逻辑电路S、Co的输出变化仅由A、B、C的变化决定。A、B、C维持→S、Co维持A、B、C变化→S、Co更新某时刻:A、B、C取值→S、Co取值任意输出的逻辑函数表达式可写为:3逻辑电路的分析与设计逻辑电路的分析--对于给定的电路,分析找出电路的逻辑功能。逻辑电路的设计--实现逻辑功能最简单的逻辑电路。44.1组合逻辑电路的分析组合逻辑电路的分析--对于给定的组合逻辑电路,分析找出电路的逻辑功能。分析方法与步骤:1、从输入向输出逐级推导,得到最终的逻辑表达式;2、化简逻辑表达式;3、由逻辑表达式列出真值表;4、由真值表文字概括出逻辑功能。(难点)5组合逻辑电路的分析方法--实例1、从输入向输出逐级推导,得到最终的逻辑表达式;(可设几个中间变量)分析方法与步骤:6组合逻辑电路的分析方法--例子ABCF000000110101011010011010110011113、由逻辑表达式列出真值表;4、由真值表概括出逻辑功能。2、化简逻辑表达式;输入中有奇数个“1”时,输出为“1”逻辑功能:三位奇数检验器74.2组合逻辑电路的设计方法设计方法与步骤:1、逻辑抽象,明确因果关系,确定输入、输出变量;2、列出真值表,写出逻辑表达式;3、化简逻辑表达式;4、表达式变换;(根据器件类型要求)5、画出逻辑电路图;组合逻辑电路的设计--实现逻辑功能最简单的组合逻辑电路。

8组合逻辑电路的设计方法--例子例:请设计火警报灾系统。要求:为仿误报,烟感应器、光感应器、温度感应器两种或两种以上报警才确认火灾。设计步骤:1、逻辑抽象,明确因果关系,确定输入、输出变量;烟感应器,用变量A表示:1-报警,0-无报警;光感应器,用变量B表示:1-报警,0-无报警;温度感应器,用变量C表示:1-报警,0-无报警;火警报灾系统,用变量F表示:1-启动,0-关闭。9组合逻辑电路的设计方法--例子2、列出真值表,写出逻辑表达式;ABCF000000100100011110001011110111113、化简逻辑表达式;10组合逻辑电路的设计方法--例子4、表达式变换;(假设要求使用与非门实现)5、画出逻辑电路图;114.3常用MSI组合逻辑器件及应用编码器译码器数据选择器加法器数值比较器124.3.1编码器用二进制代码表示特定对象,每组代码赋予特定的含义,这一过程称为二进制编码。实现编码功能的电路就是编码器。常用编码器二进制编码器二-十进制编码器优先权编码器13编码器--二进制编码器二进制编码器:用n位二进制代码对N=2n个信号进行编码的电路。(如:8线-3线编码器)I0I1I2I3I4I5I6I7F2F1F0100000000000100000000100100000010000100000110000100010000000100101000000101100000000111114编码器--二进制编码器输出函数:约束条件:I0~I7同时只有一个取值为1;化简得:I0编码隐含:I0~I7均为0时,输出即为I0编码15编码器--二-十进制编码器二-十进制编码器:将0~9这10个信号编成二进制代码的电路。I7F3F2F1F00(Y0)00001(Y1)00012(Y2)00103(Y3)00114(Y4)01005(Y5)01016(Y6)01107(Y7)01118(Y8)10009(Y9)100116编码器--二-十进制编码器输出函数:类似于二进制编码器,Y0编码隐含17编码器--优先权编码器优先权编码器:允许多个输入信号同时有效,但只对优先级高的输入进行编码。(如:74LS148)使能输入端信号输入端使能输出端优先标志输出端编码输出端注:小圈意为低电平有效18编码器--优先权编码器E1=1,电路禁止编码输入输出E176543210CBACSE01××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×1100101111111011101允许编码,无有效信号编码工作,优先级:7>6>5>4>3>2>1>0CS标识是否存在优先级判断,编码工作时有效,其余状态时无效;E0使能输出端,无有效的输入时有效(用于下一级的使能输入端);CS、E0的不同组合标识电路的不同状态;所有信号低电平有效。194.3.2译码器译码:编码逆过程,将编好的代码译成相应的状态信息。实现译码功能的电路就是译码器。常用译码器:1、二进制译码器2、二-十进制译码器3、显示译码器20译码器--二进制译码器二进制译码器:将N=2n个信号(编码)译成n位信号状态(高、低电平)。(如:2-4译码器,3-8译码器)21译码器--2-4译码器EA1A01××1111000011100110110101101011111022真值表→逻辑表达式真值表→标准与或式的方法与步骤:

1、真值表中函数值找“1”;

2、输入变量:1-原变量;0-反变量,组成与项;

3、将与项相加,得到与或式。ABF000010101111真值表→标准或与式的方法与步骤:

1、真值表中函数值找“0”;

2、输入变量:0-原变量;1-反变量,组成或项;

3、将或项相与,得到或与式。23译码器--2-4译码器EA1A01××11110000111001101101011010111110使能端有效(E=0)时,输出即为最小项的非;二进制译码器也称最小项发生器。24译码器--3-8译码器E1E2A+E2BA2A1A00××××11111111X1×××1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110E1、E2A、E2B都是使能端;E1为高,E2A、E2B都为低时,译码器工作使能。典型应用:1、存储器地址译码;2、实现逻辑函数;3、带使能的译码器可用作数据分配器、脉冲分配器;25译码器--3-8译码器应用例1:某处理器有16位地址线,可以寻址64KB内存空间。现有8片8KB的存储器,请设计寻址电路。例2:将2-4译码器用作数据分配器。26用译码器实现逻辑函数例3:用3-8译码器实现逻辑函数F=AB+AC+BC27译码器--二-十进制译码器二-十进制译码器(BCD译码器):将BCD码译成10位信号状态(高、低电平)。(如:4-10译码器74LS42)A3A2A1A0000001111111110001101111111100101101111111001111101111110100111101111101011111101111011011111101110111111111101110001111111101100111111111101010~11111111111111如果输入非法码,输出无有效信号。(即电路具有拒绝非法码的功能)注意:有无拒绝非法码的功能,电路是不同的。28译码器--显示译码器显示译码器:驱动显示器件,将BCD码译成相应电平,以显示数字或字符。显示器件29译码器--显示译码器输入输出A3A2A1A0FaFbFcFdFeFfFg00001111110000101100000010110110100111111001010001100110101101101101101011111011111100001000111111110011111011显示译码器也可以象BCD译码器一样,具有拒绝非法码的功能。1010~11111001111304.3.3数据选择器数据选择器又称多路选择器(Multiplexer,MUX):在n位地址控制下,从2n个多路输入数据中选择一路输出。m=2n31EA1A0Y1××0000D0001D1010D2011D3电路不使能A1,

A0控制Y输出D0~D3数据选择器--4选1MUX32数据选择器--8选1MUXEA2A1A0Y1XXX00000D00001D10010D20011D30100D40101D50110D60111D733数据选择器--应用数据选择器的典型应用数据选择,多路信号分时传送;实现组合逻辑函数;实现并串转换;产生序列信号。34数据选择器--实现组合逻辑函数注意:上两例都是逻辑函数变量数l<(=)地址位数n的情况35数据选择器--实现组合逻辑函数当逻辑函数变量数l>地址位数n时36数据选择器--实现组合逻辑函数01001000101111100101110010110100CDAB1010110100CAB当逻辑函数变量数l>地址位数n时37译码器、MUX应用小节使用译码器、数据选择器实现任意逻辑函数的方法小结:将任意逻辑函数转换成最小项表达式;按译码器、数据选择器功能方程将最小项表达式进行变形;按照变形后的逻辑方程进行相应连接。38数据选择器--扩展扩展方法:利用使能端;树状扩展。例1:用4选1MUX实现8选1MUX(利用使能端)39数据选择器--扩展例2:用4选1MUX实现16选1MUX(树状扩展)404.3.4数据分配器数据分配器(DEMUX):在n位输入地址控制下,将一路输入数据分配到2n个数据输出端。m=2n41数据分配器--1-4、1-8DEMUXEA1A0Y0Y1Y2Y31××1111000D1110011D1101011D1011111D42数据分配器--DEMUX与译码器EA1A01××11110000111001101101011010111110EA1A0Y0Y1Y2Y31××1111000D1110011D1101011D1011111D如果以2-4译码器的使能控制端E作为数据分配器的数据输出端D,则译码器的输出可作为数据器的输出端Yi。43数据分配器--DEMUX与译码器444.3.5数码比较器数码比较器:对两个相同位数的二进制数进行比较,并判定其大小关系的逻辑电路。(如:四位数码比较器)数值输入端级联输入端结果输出端AB00110010111010111110一位数码比较器45四位并行数码比较器功能表数码输入级联输入输出A3,B3A2,B2A1,B1A0,B0CA>BCA<BCA=BPA>BPA<BPA=BA3>B3××××××100A3<B3××××××010A3=B3A2>B2×××××100A3=B3A2<B2×××××010A3=B3A2=B2A1>B1××××100A3=B3A2=B2A1<B1××××010A3=B3A2=B2A1=B1A0>B0×××100A3=B3A2=B2A1=B1A0<B0×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B000100146数码比较器--四位并行数码比较器输出端PA>B=1(A>B):

A3>B3;

A3=B3且A2>B2;

A3=B3,A2=B2且A1>B1;

A3=B3,A2=B2,A1=B1且A0>B0;

A3=B3,A2=B2,A1=B1,A0=B0且CA>B=1;输出端PA<B=1(A<B):

A3<B3;

A3=B3且A2<B2;

A3=B3,A2=B2且A1<B1;

A3=B3,A2=B2,A1=B1且A0<B0;

A3=B3,A2=B2,A1=B1,A0=B0且CA<B=1;输出端PA=B=1(A=B):

A3=B3,A2=B2,A1=B1,A0=B0且CA=B=147数码比较器--级联例:请用两个四位并行数码比较器组成一个八位并行数码比较器。484.3.6加法器--一位半加器一位半加器:无低位进位,两个一位二进制数相加。ABSC000001101010110149加法器--一位全加器CiABSCi+10000000110010100110110010101011100111111一位全加器:有低位进位,两个一位二进制数相加。50加法器--四位串行进位全加器串行进位全加器:将一位全加器的进位端串行连接,以实现多位加法功能。缺点:运算速度慢,最终结果C4、S3需逐级等待中间变量C3、C2、C1的运算结果。51加法器--超前进位加法器超前进位加法器:为提高运算速度,利用加法运算规则,快速算出进位及和的电路。52加法器--超前进位加法器以四位加法器来分析超前进位原理将c1、c2、c3的值依次代入,得:因此,超前进位加法器就是可以直接建立输入a0、a1、a2、a3

、b0、b1、b2、b3

、c0到输出s3、c4的关系,不需等待中间变量c1、c2、c3的运算,因而速度更快,但同时电路会更复杂。(用电路复杂度换时间)只有g0~g3

、p0~p3和c0,而g0~g3

、p0~p3可由a0~a3

、b0~b3直接得出53加法器--超前进位加法器电路图54加法器--加法器实现减法运算减法运算的实质是加法:A-B=A+(-B)对二进制而言:(-B)=[B]补补码的计算方法:“取反加1”0110+110110011例:请用二进制加法计算(6-3)的值。3注意:进位(n位计算结果还要是n位)55加法器--加法器实现码组变换例:请用四位加法器完成余3码到8421BCD码的转换。(E3E2E1E0)

余3码-3=(D3D2D1D0)8421BCD码

564.3.6组合逻辑电路中的竞争与冒险电路中的延迟现象57组合逻辑电路中的竞争与冒险输入经过不同途径传输后,到达电路某一会合点的时间有先后,这种现象称为竞争。由于竞争而使电路中出现瞬间错误的现象称为冒险。冒险竞争但不冒险竞争58功能冒险现象多个输入变量同时变化引起的冒险称为功能冒险。591、代数法:表达式在一定条件下可以化简成或的形式。竞争与冒险的识别2、卡诺图法:如果两卡诺圈相切,且相切处未被其他卡诺圈包围,则可能产生冒险现象。011110100010110100CAB

当ABC从111变为011时(相切处跨越),可能引起冒险现象。3、实验法:功能冒险难以用前两种方法判断,应做实验用示波器观察。60冒险现象的消除3、增加冗余逻辑:011110100010110100CAB

在信号延迟变化的时间段内将逻辑电路锁死(不使能),在信号稳定后再使能电路进行逻辑运算。1、加滤波电容:电容具有阻止(延缓)电平变化的功能。2、加选通信号:使用选通信号可以避开毛刺可能产生的时间。61END62习题4-4S3S2S1S0F0000000100100011101000101011001

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论