电缆设计指南

电缆设计指南题。本章中将争论如何处理系统电缆来解决静电放电问题。效应重整理成以下两条效应：辐射噪声效应传导噪声效应独立存在的。但为了简化争论，我们分别考虑每一种效应。首先争论电缆的屏蔽或衰减及传导问题，20kV措施：2cm2cm将全部电子电路用比空气更好的绝缘物质进展绝缘处理；供给一个除了电子线路以外的另一个电荷注入对象。3一条到地的路径以消退静电场。〔这将在以下电缆屏蔽的表达中进一步争论〕。虑以下几个准则：彼此接触的物体应在电化学序列上相容1铜有时可与铝协作使用。0.25V。一般状况下，除了与铝搭接外，电势差保持在0.75V1电化学序列表〔伏特〕电动势〔伏特〕金属电动势〔伏特〕镁 +2.37 铬+0.74铅+0.13镁合铁或钢+0.44黄铜金铍铍+1.85生铁铜-0.34铝+1.66镉+0.40青铜铜镍合锌+0.76镍+0.25金铅锡焊锡+0.14镍合金料不锈银焊料银-0.80钢石墨铂-1.20金-1.50接触处不应有连续电流流淌〔潮湿环境中的搭接可〕即使在电势差不存在的金属物体间也会发生电解腐蚀。不过，定电流流过，因此，这条规章很简洁遵守。尽可能承受阴极材料的余地，但设计者在使用材料时肯定要考虑其氧化性。阻抗匹配的缘由。径上终端匹配的型式如何，对很多频率成份而言，其阻抗是相对较低的。然而，对有些频率成份，地线路径的阻抗看起来却相对较高。如同在第四章提到过的，也意味着系统机壳地路径必需与系统电子线路隔离。否则，将在系统的机壳地与其他线间发生飞弧放电。隔离明显就是对电缆进展绝缘处理。不过，〔连接器通常没有气密的缝隙。2.2mm止飞弧放电。惋惜的是，大多数连接器针脚间的隔离均小于2.2mm。由于2.2mm这个阅历数据比较保守，因此，这种连接器也还是可以承受的。多数D型和DIN型连接器2.2mm，因此，机壳地线可便利地与2.2mm他信号线上这些场的效应。6计规章。承受屏蔽电缆且将其屏蔽层与机壳地相连〔这就是导线在高屏蔽体的内层可以减小静电放电电流产生的场。屏蔽材料的铜或铝的厚度不必很厚〕〔60Hz〕噪声问题，但明显会使屏蔽作为一个静电放电路径而失效。这就需要下一个电缆处理措施。电缆屏蔽必需在其两端高频连接到机壳上〔参考以下说明〕，最好终端与键盘的电缆。〔参考以下注释〕。这时，可将〔“绿色线”〕。这会在两个沟通插座间形成地环路。性也就越小。缆，对PCB板或屏蔽体内的每一个部件而言，都可视为一根放射天线电缆屏蔽层仅屏蔽其内部的导线使之免受静电放电噪声的干扰。实际上，屏蔽电缆也对其外部的全部设备辐射静电放电噪声。 同样，将电缆屏蔽层连接到机壳的一条长“小辫”也是一根放射天线。不要使其围绕在敏感的输入端口四周固然长小辫带来的另一个问题是增加了屏蔽连接的阻抗，从而降低了屏蔽效能。端，该如何处理呢？容器连接到规律地。设计出来的单元电路如没有机壳连接点，那么它不是一个完善的设计方案〔第六章中争论〕。然而，假设别无选择，规律地只得充当电缆屏蔽层一端的机壳接地点。这决不是一个抱负的解决方案，也不行能提高静电放电的抗扰性能。实际上，有时，这反而可能会引起静电放电问题。这种方法能够起作用，关键在于从未屏蔽电缆到各个输入端口处的静电放电辐射是否会比电缆屏蔽层通过电这种方法改善静电放电抗扰性的可能性就越大。屏蔽耦合电容器所需的额定电压跟其电容与静电放电源的电容的比值直接1000pF。另一方面，大的电容具有极0.01μF。〔可实行较小电容器的并联连接来猎取较好的耦合效果，假定连接的寄生电感可掌握得很小。〕容量3900pF，耐压1kV的陶瓷电容最适宜作为耦合电容。该电容与电缆已150pF3900pF20kV1kV〔典型状况是采用铁氧体磁珠〔为了减小放射强度以满足FCC〕，需遵守以下的规章。〔假设静电放电路径不经过任何一个铁氧体，则这种状况是最好的〕以共模方式〕进电缆内的全部导线上，共模铁氧体可能是有用的。在这种这种共模干扰。在这种状况下，可承受以下的规章来处理。其效果最正确，这样可滤除信号线拾取的噪声。电缆中多余的导线必需剪去或加以适当的连接线：剪断多余的芯线，这样就不会有悬浮的导线穿过屏蔽体外面；将多余的导线与电缆内的其它芯线并联起来。地线之间〔参〕，每条信号线都应尽量靠近地线。而且，敏感导线必需尽可能地远离电缆线边缘，由于这些地方最易发生泄漏。电缆设计指南小结在电化学序列中，彼此远离的两种物质的搭接电压不要超过0.75V。阳极〔多数是正极〕材料必需比阴极材料具有较大的未包裹外表。2.2mm。屏蔽材料必需至少0.025mm厚。〔最好是完全屏蔽的〕阻挡明显的地环路问题，那么就需要承受高频〔电容〕连接。4cm。多余的电缆芯线必需剪