电工学下册触发器和时序逻辑电路专题市公开课一等奖省赛课微课金奖课件

第21章触发器和时序逻辑电路21.1双稳态触发器21.2存放器21.3计数器22.6应用举例22.5555定时器及其应用22.4时序逻辑电路分析1/122本章要求1.掌握R－S、J－K、D触发器逻辑功效及不一样结构触发器动作特点。2.掌握存放器、移位存放器、二进制计数器、十进制计数器逻辑功效，会分析时序逻辑电路。3.学会使用本章所介绍各种集成电路。4.了解集成定时器及由它组成单稳态触发器和多谐振荡器工作原理。第21章触发器和时序逻辑电路2/122

电路输出状态不但取决于当初输入信号，而且与电路原来状态相关，当输入信号消失后，电路状态仍维持不变。这种含有存贮记忆功效电路称为时序逻辑电路。时序逻辑电路特点：

下面介绍双稳态触发器，它是组成时序电路基本逻辑单元。3/12221.1双稳态触发器21.1.2主从J－K触发器21.1.3维持阻塞D触发器21.1.4触发器逻辑功效转换21.1.1R－S触发器4/12221.1双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能依据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成“0”或“1”态能保留下来，即含有记忆功效。双稳态触发器：是一个含有记忆功效逻辑单元电路，它能储存一位二进制码。5/12221.1.1R－S触发器两互补输出端1.基本R－S触发器两输入端&QQ.G1&.G2SDRD正常情况下，两输出端状态保持相反。通常以Q端逻辑电平表示触发器状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线6/122触发器输出与输入逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRD7/122设原态为“0”态1001110触发器保持“0”态不变复位0结论:不论触发器原来为何种状态，当SD=1，

RD=0时，

将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD8/12201设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD9/122设原态为“1”态0110001触发器保持“1”态不变置位1结论:不论触发器原来为何种状态，当SD=0，

RD=1时，

将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD10/12211设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD11/122设原态为“1”态1110001触发器保持“1”态不变1当SD=1，

RD=1时，触发器保持原来状态，

即触发器具有保持、记忆功效。QQ.G1&.&G2SDRD12/122110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD

=0同时变为1时，因为与非门翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能依据输入信号确定。QQ.G1&.&G2SDRD10若先翻转13/122基本R－S触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功效低电平有效14/1222.可控RS触发器基本R-S触发器导引电路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲15/122当C=0时011

R，S输入状态不起作用。

触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3C

SD，RD用于预置触发器初始状态，

工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁16/122当C=1时1打开触发器状态由R，S输入状态决定。11打开触发器翻转时刻受C控制（C高电平时翻转），而触发器状态由R，S状态决定。.&G1&G2.SDRDQQ&G4SR&G3C17/122当C=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3C18/1221101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C19/1221110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当初钟由1变0后触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3C20/122可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器状态Qn+1—时钟到来后触发器状态逻辑符号QQSR

CSDRDC高电平时触发器状态由R、S确定跳转21/122例：画出可控R－S触发器输出波形RSC不定不定可控R－S状态表C高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn22/122存在问题：时钟脉冲不能过宽，不然出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。C克服方法：采取JK触发器或D触发器00SR01010

111

不定Qn+1QnQ=SQ=R23/12222.1.2主从JK触发器1.电路结构从触发器主触发器反馈线C

C

CF主JKRS

CF从QQQSDRD1互补时钟控制主、从触发器不能同时翻转24/1222.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CRS

CF从QQQSDRD1

CF主JKC

C0125/12210状态保持不变。从触发器状态取决于主触发器，并保持主、从状态一致，所以称之为主从触发器。F从打开F主封锁0RS

CF从QQQSDRD1

CF主JKC

C01C01026/12210010C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求C高电平期间J、K状态保持不变。C下降沿()触发器翻转（F从状态与F主状态一致）。C低电平时,F主封锁J、K不起作用CRS

CF从QQQSDRD1

CF主JKC

27/12201RS

CF从QQQSDRD1

CF主JKC

C010分析JK触发器逻辑功效(1)J=1,K=1设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变0128/122RS

CF从QQQSDRD1

CF主JKC

C010(1)J=1,K=110设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功效。(1)J=1,K=1跳转29/12201RS

CF从QQQSDRD1

CF主JKC

C010(2)J=0，K=1设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态30/12201RS

CF从QQQSDRD1

CF主JKC

C010(3)J=1，K=0设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态31/122RS

CF从QQQSDRD1

CF主JKC

C010(4)J=0，K=0设触发器原态为“0”态保持原态00010001保持原态保持原态32/122RS

CF从QQQSDRD1

CF主JKC

C01001结论：C高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。33/1223.JK触发器逻辑功效Qn10011100Qn00010101Qn+1QnS'R'01C高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。J

K

Qn

Qn+100011011JK触发器状态表0101010134/122J

K

Qn+100Qn

01010111QnJK触发器状态表(保持功效)

(置“0”功效)

(置“1”功效)(计数功效)C下降沿触发翻转SD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD、RD应接高电平。逻辑符号

CQJKSDRDQ35/122例：JK触发器工作波形CJKQ下降沿触发翻转36/122基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3维持阻塞D触发器1.电路结构反馈线跳转37/122&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3维持阻塞D触发器2.逻辑功效01（1）D

=01触发器状态不变0当C

=0时110当C

=1时0101触发器置“0”封锁在C

=1期间，触发器保持“0”不变38/122&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3维持阻塞D触发器2.逻辑功效01（1）D

=10触发器状态不变1当C

=0时111当C

=1时0110触发器置“1”封锁在C

=1期间，触发器保持“1”不变封锁39/122D触发器状态表D

Qn+1

0101上升沿触发翻转逻辑符号DCQQRDSDC上升沿前接收信号，上降沿时触发器翻转，（其Q状态与D状态一致；但Q状态总比D状态改变晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)结论：40/122例：D触发器工作波形图CDQ上升沿触发翻转41/12221.1.4触发器逻辑功效转换1.将JK触发器转换为D触发器当J=D，K=D时，两触发器状态相同D触发器状态表D

Qn+1

0101J

K

Qn+100Qn

01010111QnJK触发器状态表D1

CQJKSDRDQ仍为下降沿触发翻转42/1222.将JK触发器转换为T触发器T

CQJKSDRDQT触发器状态表T

Qn+1

01QnQn(保持功效)(计数功效)J

K

Qn+100Qn

01010111QnJK触发器状态表当J=K时，两触发器状态相同43/1223.将D触发器转换为T´触发器触发器仅含有计数功效即要求来一个C，触发器就翻转一次。CQD=QD触发器状态表D

Qn+1

0101

CQQD44/12221.2存放器

存放器是数字系统惯用逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。按功效分数码存放器移位存放器45/12221.2.1数码存放器仅有存放数码功效。清零存放指令通常由D触发器或R-S触发器组成并行输入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101存放数码1101触发器状态不变动画46/122RDSDd3RDSDd2RDSDd1RDSDd010清零1100存放指令&Q0&Q1&Q2&Q3取数指令1100并行输出方式&&&&QQQQ00000011状态保持不变1010111147/12221.2.2移位存放器不但能存放数码，还有移位功效。所谓移位，就是每来一个移位脉冲，存放器中所存放数据就向左或向右次序移动一位。按移位方式分类单向移位存放器双向移位存放器48/122存放数码1.单向移位存放器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q1QJKF2QJKF1QJKF3数据依次向左移动，称左移存放器，输入方式为串行输入。QQQ从高位向低位依次输入动画49/1221110010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脉冲786动画50/122左移存放器波形图12345678C1111011DQ0Q3Q2Q11110待存数据1011存入存放器0111从Q3取出51/122四位左移移位存放器状态表0001123移位脉冲Q2Q1Q0移位过程Q3寄存数码D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行输出再继续输入四个移位脉冲,从 Q3端串行输出1011数码动画右移移位存放器52/1221清零0存放指令并行输入串行输出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行输入移位脉冲DC2.并行、串行输入/串行输出存放器53/122存放器分类并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d54/1223.双向移位存放器：既能左移也能右移。DQ2DQ1DQ0>1&11>1&>1&.RDCS左移输入待输数据由低位至高位依次输入待输数据由高位至低位依次输入101右移输入移位控制端000000&&&&&&010动画55/122右移串行输入左移串行输入UCCQ0Q1Q2Q3S1S0

C16151413121110913456782D0D1D2D3DSRDSL

RDGNDCT74LS194并行输入56/1220111100011011直接清零(异步)保持右移(从Q0向右移动)左移(从Q3向左移动)并行输入

RD

CS1

S0功能

CT74LS194功效表UCCQ0Q1Q2Q3S1S0

C161514131211109CT74LS19413456782D0D1D2D3DSRDSL

RDGND57/12221.3计数器计数器是数字电路和计算机中广泛应用一个逻辑部件，可累计输入脉冲个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功效)异步计数器同时计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)58/12221.3.1二进制计数器按二进制规律累计脉冲个数，它也是组成其它进制计数器基础。要组成n位二进制计数器，需用n个含有计数功效触发器。1.异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其它各位触发器有时需由相邻低位触发器输出进位脉冲来触发，所以各位触发器状态变换时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。59/122二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由1变为0时，要产生进位信号,这个进位信号应使相邻高位触发器翻转。60/1221010当J、K=1时，含有计数功效，每来一个脉冲触发器就翻转一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J、K=1下降沿触发翻转每来一个C翻转一次当相邻低位触发器由1变0时翻转61/122异步二进制加法器工作波形2分频4分频8分频每个触发器翻转时间有先后，与计数脉冲不一样时C12345678Q0Q1Q262/122用D触发器组成三位二进制异步加法器？？2、若组成减法计数器C又怎样连接？思索1、各触发器C应怎样连接？各D触发器已接成T´触发器，即含有计数功效C清零RDQDQQ0F0QDQQ0F0QDQQ3F363/1222.同时二进制加法计数器异步二进制加法计数器线路联接简单。各触发器是逐层翻转，因而工作速度较慢。同时计数器：计数脉冲同时接到各位触发器，各触发器状态变换与计数脉冲同时。同时计数器因为各触发器同时翻转，所以工作速度快。但接线较复杂。同时计数器组成标准:依据翻转条件,确定触发器级间连接方式—找出J、K输入端联接方式。64/122二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(C)二进制加法计数器状态表

从状态表可看出：最低位触发器F0每来一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。65/122四位二进制同时加法计数器级间连接逻辑关系触发器翻转条件

J、K端逻辑表示式J、K端逻辑表示式F0每输入一C翻一次F1F2F3J0=K0=1Q0=1J1=K1=Q0Q0=Q1=1J2=K2=Q1

Q0Q0=Q1=Q2=1J3=K3=Q1

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0由J、K端逻辑表示式，可得出四位同时二进制计数器逻辑电路。（只画出三位同时二进制计数器逻辑电路）（加法）（减法）66/122三位同时二进制加法计数器计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K状态。

最低位触发器F0每一个脉冲就翻转一次；F1：当Q0=1时，再来一个脉冲则翻转一次；F2：当Q0=Q1=1时，再来一个脉冲则翻转一次。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲67/122C12345678Q0Q1Q2各触发器状态变换和计数脉冲同时68/122例:分析图示逻辑电路逻辑功效,说明其用处。

设初始状态为“000”。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲69/122解：1.写出各触发器

J、K端和C端逻辑表示式

C0=C

K0=1

J0=Q2K1=1

J1=1C1=Q0J2=Q0Q1K2=1C2=C

RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲70/122解：当初始状态为“000”时，各触发器J、K端和C端电平为

C0=C=0K0=1

J0=Q2=1K1=1

J1=1C1=Q0=0J2=Q0Q1=0K2=1C2=C=0

RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C计数脉冲71/122011111CJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000由表可知，经5个脉冲循环一次，为五进制计数器。2.列写状态转换表，分析其状态转换过程C1=Q0因为计数脉冲没有同时加到各位触发器上，所认为异步计数器。72/122异步五进制计数器工作波形C12345Q0Q1Q273/12221.3.2十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应十进制数，所以又称为二-十进制计数器。四位二进制能够表示十六种状态，为了表示十进制数十个状态，需要去掉六种状态，详细去掉哪六种状态，有不一样安排，这里仅介绍广泛使用8421编码十进制计数器。74/122二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890十进制加法计数器状态表75/122RDQJKQF0QJKQF1C计数脉冲QJKQF2QJKQQ3F3Q2Q1Q0十进制同时加法计数器76/122Q0Q1Q2Q3C12345678910十进制计数器工作波形77/12221.3.3中规模数字集成电路计数器1.CT74LS290(T1290)二-五-十进制集成计数器Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF078/122逻辑功效及外引线排列110

10清零0000Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0（1）R01、

R02：置“0”输入端逻辑功效79/122逻辑功效及外引线排列0置“9”1100Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0（1）S91、

S92：置“9”输入端逻辑功效

1

1

80/122逻辑功效及外引线排列Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0计数功效

0

01181/122Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0

0

011输入脉冲输出二进制输入脉冲输出五进制82/122Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0

0

011输入脉冲输出十进制83/122CT74LS290功效表输入输出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为“0”有任一为“0”计数清零置9

84/122输入计数脉冲8421异步十进制计数器十分频输出(进位输出)计数状态计数器输出2.CT74LS290应用S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地外引线排列图17814S92S91Q3Q0Q2Q1R01R02C1C085/122输入脉冲十分频输出5421异步十进制计数器Q1Q2Q3Q0C12345678910工作波形S92S91Q0Q3Q1Q2R01R02C1C086/122S92S91Q3Q0Q2Q1R01R02C1C0五进制输出计数脉冲输入异步五进制计数器C12345Q1Q2Q3工作波形87/122怎样组成N进制计数器反馈置“0”法：当满足一定条件时，利用计数器复位端强迫计数器清零，重新开始新一轮计数。

利用反馈置“0”法可用已经有计数器得出小于原进制计数器。

例：用一片CT74LS290可组成十进制计数器，如将十进制计数器适当改接，利用其清零端进行反馈清零，则可得出十以内任意进制计数器。88/122用一片CT74LS290组成十以内任意进制计数器例：六进制计数器二进制数Q3Q2Q1Q0脉冲数(C)十进制数0123456789100000000100100011010001010110011110001001000001234567890六种状态89/122例：六进制计数器Q3Q2Q1Q000000001001000110100010101100111100010010000六种状态当状态0110（6）出现时，将Q2=1，Q1=1送到复位端R01和R02，使计数器马上清零。状态0110仅瞬间存在。CT74LS290为异步清零计数器反馈置“0”实现方法:90/1221111六进制计数器S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零七进制计数器

当出现0110（6）时，应马上使计数器清零，重新开始新一轮计数。当出现

0111(7)时，计数器马上清零，重新开始新一轮计数。S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲计数器清零&.91/122二片CT74LS290可组成100以内计数器例：二十四进制计数器二十四分频输出.0010(2)0100(4)S92S91Q3Q0Q2Q1R01R02C1C0计数脉冲S92S91Q3Q0Q2Q1R01R02C1C0十位个位两位十进制计数器（100进制）92/122有两个二-五-十进制计数器，高电平清零CT74LS390外引线排列图11689UCC1Q21Q11RD1Q01Q3地1C02Q32Q22Q12Q02RD2C02C11C193/122十位0100(4)个位0110(6)1Q31Q01Q21Q11RD1C11C0计数脉冲2Q32Q02Q22Q12RD2C12C0十位个位两位十进制计数器（100进制）例：用一片TC74LS390组成四十六进制计数器&94/122D(DOWN)—减法脉冲输入端U(UP)—加法脉冲输入端L(LOAD)—置数端CO—进位端BO—借位端C(CLR)—清零端CT74LS192外引线排列图11689UCCQ2UQ1Q0Q3地D1LBOCCODCT74LS192D0D2D395/122CT74LS192功效表

110

加

计数

00D0~D3

置数1110

保持

1

10

减计数

1

清零

U

DLOADCLR

D0~D3功能

十进制同时加/减计数器96/12221.3.4环行计数器工作原理：Q1DF1Q2DF2Q3DF3Q0DF0C先将计数器置为Q3Q2Q1Q0=1000

而后每来一个C，其各触发器状态依次右移一位。即：100001000010000197/122环行计数器工作波形C1234Q2Q1Q0Q3环行计数器可作为次序脉冲发生器。98/12221.3.5环行分配器QJKQQ0F0QJKQQ1F1QJKQQ2F2CQ0Q1Q2K0=Q2

J0=Q2

J1=Q0J2=Q1

K1=Q0

K2=Q199/122环行分配器工作波形Q2Q1Q0C12345678Q0Q1Q2

可产生相移为

次序脉冲。100/12221.4555定时器及其应用555定时器是一个将模拟电路和数字电路集成于一体电子器件。用它能够组成单稳态触发器、多谐振荡器和施密特触发器等各种电路。555定时器在工业控制、定时、检测、报警等方面有广泛应用。21.4.1555定时器结构及工作原理1.分压器：由三个等值电阻组成2.比较器：由电压比较器C1和C2组成3.R-S触发器4.放电开关管T101/122VAVB输出端电压控制端高电平触发端低电平触发端放电端复位端UCC分压器比较器R-S触发器放电管调转地++C1++C2QQRDSD5K5K5KT24567831102/122<2/3UCC<1/3UCC10>2/3UCC>1/3UCC01<2/3UCC>1/3UCC11>2/3UCC<1/3UCC00RDSDV6V2比较结果1/3UCC不允许2/3UCC++C1++C2..5K5K5KVAVBUCCRDSD562103/122V6V2<2/3UCC<1/3UCC>2/3UCC>1/3UCC<2/3UCC>1/3UCCQT10保持导通截止保持总而言之，555功效表为：QQRDSDT输出RDSD101011QT10保持导通截止保持104/1221.由555定时器组成多谐振荡器

多谐振荡器是一个无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。因为矩形波中含有丰富谐波，故称为多谐振荡器。

多谐振荡器是一个惯用脉冲波形发生器,触发器和时序电路中时钟脉冲普通是由多谐振荡器产生。21.4.2定时器电路应用105/122UCC++C1++C2QQRDSD...5K5K5KVAVBT13245678(复位端)(地)uO1.由555定时器组成多谐振荡器接通电源通电前uC=0011100>2/3UCCRD=1SD=0..uCR1R2.+–C充电C放电1<1/3UCC106/12248562713+UCCuO.uC..CR1R2tp1tp22/3UCC1/3UCCRD=1SD=0Q=1Q=0T截止Q=0Q=1T导通RD=0SD=1tp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通电源C充电C放电uCtOuOtO107/122.uC.+UCC4876213CR1R25.例：多谐振荡器组成水位监控报警电路水位正常情况下，电容C被短接，扬声器不发音；水位下降到探测器以下时，多谐振荡器开始工作，扬声器发出报警。+108/12221.4.2定时器电路应用

单稳态触发器只有一个稳定状态。在未加触发