课程设计说明书（论文）-等精度频率计

成绩通信工程学院课程设计说明书(论文)题目等精度频率计课程名称EDA技术课程设计C专业电子信息工程班级电子信息091目录一、设计目的、要求及基本任务…………………21.1设计目的……………21.2设计要求……………21.3基本任务……………2二、方案确立及电路组成框图……………………32.1方案确立……………32.2电路组成框图………………………3三、电路设计（含电路仿真）……………………43.1计数器设计…………43.1.1M60计数器设计……………43.1.2M55-5计数器设计…………43.2输出控制电路设计…………………53.2.1计数信号的两方向分别输出…………………53.2.2两方式计数信号的交替输出…………………63.3整体电路设计………………………73.4扩展性设计…………8四、设计电路的实现………………84.1管脚定义与程序下载………………84.2电路实现……………8五、总结与体会……………………9六、参考文献………………………9等精度频率计实验原理基于传统测控原理的频率计的测量精度将随被测信号频率的下降而下降，即被测精度随被测信号的频率的变化而变化，在实用中有很大的局限性，而等精度频率计不但具有较高的测量精度，且在整个频率区域能保持恒定的测量精度。设计项目可达到的指标如下：频率测量功能：测频范围0.1Hz~100MHz。测频精度：测频全域相对误差恒为百外分之一。二、方案确立及主系统组成2.1方案确立等精度频率计的主系统主要由四部分构成：信号整形电路。用于对待测信号进行放大和整形，以便作为PLD器件的输入信号测频电路。是测频的核心电路模块，可以由FPGA器件担任。100MHz的标准频率信号源进入FPGA。单片机电路模块。用来控制FPGA的测频操作和读取测频数据，并做出相应数据处理。安排单片机的P0口读取测试数据，P2口向FPGA发控制命令。2.2主系统组成与测频原理。等精度频率计原理可以简单用下图来简单说明。“预置门控信号”CL可由单片机发出，可以证明，在1秒至0.1秒间的可选范围内，CL的时间宽度对测频精度几乎没有影响，在此设其宽度为Tpr。BZH和TF模块是两个可控的32位高速计数器，BENA和ENA分别是他们的计数允许信号端，高电平有效。标准频率信号从BZH的时钟输入端BCLK输入，设其频率为Fs;经整形后的被测信号从与BZH相似的32位计数器TF的时钟输入端TCLK输入，设其真实频率为Fxe，被测频率为Fx。等精度测频原理说明如下：测频开始前，首先发出一个清零信号CLR，使两个计数器和D触发器置0，同时D触发器通过信号ENA，禁止两个计数器计数。这是一个初始化操作。然后由单片机发出允许测频命令，即令预置门控信号CL为高电平，这时D触发器要一直等到被测信号的上升沿通过时Q端才被置1，与此同时，将同时启动计数器BZH和TF，进入图所示的“计数允许周期”。在此期间，BHT和TF分别对被测信号和标准频率信号同时计数。当Tpr秒后，预置门信号被单片机置为低电平，但此时两个计数器并没有停止计数，一直等到随后而至的被测信号的上升沿的到来时，才通过D触发器将这两个计数器同时关闭。由图可见，CL的宽带和发生的时间都不会影响计数使能信号允许计数的周期总是恰好等于待测信号TCLK的完整周期数这个事实，这正是确保TCLK在任何频率条件下都能保持恒定精度的关键。而且，CL宽度的改变以及随机出现时间造成的误差最多只有BCLK信号的一个时钟周期，如果BCLK由精确稳定的晶体振荡器（100MHz）发出，则任何时刻的相对测量误差只有10ns。设在一次预置门时间三、电路设计（含电路仿真）3.1计数器设计3.1.1M60计数器设计电路设计图如下：电路整体的设计中依靠74168作为计数器芯片，该芯片能实现倒计时。倒计时使用时，芯片需先处于置数状态，在通过脉冲信号的获得进行减法计数，从而实现倒计时。M60倒计时计数器则为从59~00的倒计时，则两片74168的置数状态应分别为5、9，置9的74168通过控制置5计数器的使能端，以实现59~00倒计时。图中T’触发器及之后两片的and5-4是用于控制计数信号的两方向分别输出，具体原理及该部分电路的仿真在3.2.1中讲述。3.1.2M55-5计数器设计M55-5计数器，即为M55与M5的交替计数，通过两片置数信号的组合情况，产生一脉冲波，经T’触发器，产生一脉冲波，该脉冲波为经T’触发后处于不同情况的脉冲波，该脉冲信号反馈给上片74168，使处于置0，置5的不同状态，其使能端又受下片74168的置数信号控制，如此便实现了55和5的交替倒计时。第二片T’触发器用于两方式计数信号的交替输出，具体见3.2.1。M55-5仿真波形如下：3.2输出控制电路设计3.2.1计数信号的两方向分别输出图1图1别输出由一个T’触发器以及两个由8个与门组成的器件（图1所示）进行控制，8个与门有一端连接在一起，接一个输入Q，另一端做8个输入，输出作为8个输出端，8个输入为60或55-5的输入，Q的作用为控制输入的为哪一方向的计数。T’触发器产生的信号经Q或经非门后再经Q输入，Q输入的控制信号使得同样的8输入信号，分为两路输出，即为东西、南北两方向的计数信号。M60计数器的不同方向输出的仿真波形如下：（仿真时CP频率较高，触发器延迟明显，但在时序电路的设计研究中可以不考虑其延迟）M55-5计数器的不同方向输出的电路图如下：（EG、EY、SG、SY为绿黄灯的信号输出端）M55-5计数器的不同方向输出的仿真图如下：（EG、EY、SG、SY为绿黄灯的显示情况）同样，触发器的延时使得仿真情况与实际有所偏差。3.2.2两方式计数信号的交替输出图2图2数信号已经分别输出，现在只需将同方向的信号进行交替输出即可。因此只需两个如图2所示的电路即可。该电路由8个异或门组成，每个异或门的两个输入端分别接入同方向的不同的计数信号，如此，第一个8异或门的输入为东西方向的M60计数和M55-5计数，第二个8异或门的输入为南北方向的M60计数和M55-5计数，由于东西方向M60计数时，该方向M55-5不计数，反之亦然，同理南北方向也如此，故而有异或门便可以实现同方向的不同方式的计数信号的交替输出。按原理，本该用或门便可以实现，但在仿真中，触发器的延时使得在用或门时，输出的信号在延迟部分有很大的错误，而异或门能有比较好的改善。3.3整体电路设计简易交通信号灯的整体电路图如下：（注：本设计所有图中E0~E7表示东西方向的计数信号输出，S0~S7表示南北方向的计数信号输出，SR表示南北方向红灯，SG表示南北方向绿灯，SY表示南北方向黄灯，ER表示东西方向红灯，EG表示东西方向绿灯，EY表示东西方向黄灯。）简易交通信号灯的整体仿真图如下：（触发器的延时依旧使得仿真情况与实际有所偏差）3.4扩展性设计这样设计出来的电路与实际中交通灯有所不同，我们可以增加扩展性设计，如紧急情况下两方向都亮红灯，绿灯最后5s与黄灯的5s加上闪烁等。具体实现方式不加赘述。四、设计电路的实现4.1管脚定义与程序下载结合EDA6000，在MAX7128S环境下进行对应管脚的定义，完成工作后，将程序下载入ALTERA的芯片中。4.