电路与电子技术基础 课件 第8章 集成逻辑门与组合电路设计

第8章集成逻辑门于组合电路设计8.3常用集成组合逻辑电路单元及应用8.2组合逻辑电路分析与设计8.1集成逻辑门电路11.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解TTL门电路、CMOS门电路的特点。3.会分析和设计简单的组合逻辑电路。理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能。5.学会数字集成电路的使用方法。本章要求：

第8章集成逻辑门于组合电路设计28.1

集成逻辑门电路

逻辑门电路：由晶体管或场效应晶体管组成的，输出与输入之间存在一定的逻辑关系的实现电路被称为逻辑门电路。逻辑门电路是构成数字电路的基本单元。

本节将从应用角度介绍逻辑门电路的原理和使用特性。38.1.1

概述

电平的概念：“电平”是指一个电压范围，而不是指具体的电压。

采用不同导电机制组成的门电路对高、低电平的要求是不同的，故各类型逻辑门电路的技术指标也有所不同。41．逻辑门电路的分类：1）按照组成器件划分

按照组成器件划分，逻辑门电路可以由分立元件和集成逻辑门电路组成。2）按照制造工艺划分

按照制造工艺划分，目前广泛应用的集成逻辑电路可分为双极性和单极性两类。双极性主要有晶体管逻辑门电路，简称TTL逻辑电路。单极性主要有金属-氧化物-半导体互补对称逻辑电路，简称CMOS电路等。53）按照逻辑门的功能划分

目前，常用的逻辑门电路有与门、或门、非门、与非门、或非门、异或门和同或门。4）按照逻辑电平的极性划分

正逻辑（PositiveLogic）：假定高电平表示逻辑“1”；低电平表示逻辑“0”。

负逻辑（NegativeLogic）：假定高电平表示逻辑“0”；低电平表示逻辑“1”。

一般而言，同一个电路的正逻辑表达式与负逻辑表达式互为对偶关系式，它们所描述的逻辑功能相互等价。6常用的正、负逻辑门电路表示符号与相互关系正逻辑负逻辑逻辑符号名称逻辑符号名称

正“与”门

负“或”门

正“或”门

负“与”门

正“非”门

负“非”门

正“与非”门

负“或非”门

正“或非”门

负“与非”门78.1.2TTL集成逻辑门电路

目前，广泛使用的TTL门电路主要有54系列和74系列。1．典型TTL与非门电路：1）电路组成

TTL逻辑门电路的基本形式是与非门，不同型号的集成与非门芯片输入端数目及“与非”门的个数都可能不同。

下面，以7410集成芯片为例，其内部具有3个三输入端与非门。8

集成三输入端与非门7410集成芯片在内部电路结构上由输入级、中间级和输出级三部分组成。多射极晶体管V1和电阻R1组成与门。V1的电流放大作用，有利于提髙V1从饱和到截止的转换速度。V2、R2及R3组成电压分相器，在V2的发射极与集电极上分别得到两个相位相反的电压，以驱动输出级三极管V4、V5轮流导通V3、V4、V5和R4、R5组成的一个非门。输出级采用推挽结构，使V4、V5轮流导通，输出阻抗较低，有利于改善电路的输出波形，提髙电路的负载能力。V5为驱动管，达林顿晶体管V3、V4与电阻R4、R5一起构成驱动管V5的有源负载。92）工作原理

当3个输入端全为高电平（+3.6～5V）时，F端输出低电平（+0.3V以下）。此时，多射极晶体管V1工作在发射结反偏、集电结正向偏置的倒置状态。10

当输入端至少有一个为低电平时，F端输出高电平。113）电路功能

如果用逻辑“1”表示髙电平，用逻辑“0”表示低电平，则根据前面的分析可知，当该电路输入变量A、B、C全部为1时，输出端为低电平“0”；当任意一个输入端为低电平“0”时，其输出端F为高电平“1”。这样就实现了三变量A、B、C的与非运算功能，其逻辑表达式为F=

。因此，该电路是一个三输入与非门。

122．其他类型的TTL门电路以上面介绍的TTL与非门为例，普通TTL逻辑门不允许将多个门的输出端直接相连。如果将多个门的输出端直接连在一起，原来输出为高电平的各逻辑门的电流将全部流入原来输出为低电平的逻辑门的驱动管V5中，使流入V5的电流大大增加，轻则使输出低电平抬高，重则烧坏该驱动管。这样，普通的TTL逻辑门不能足特殊情况下的使用要求。131）集电极开路逻辑门电路集电极开路逻辑门是将TTL与非门输出级驱动极的集电极有源负载开路而得到的。OC门之所以允许其输出端直接连接在一起，是通过Ec或RL来保证OC门的正常工作。电路中缺少有源负载晶体管T3，并将输出驱动管T4的集电极开路，所以T4的集电极（输出端）需要外接电源Ec和电阻RL，作为OC门的有源负载。CMOS逻辑门也有类似的逻辑门，称为漏极开路逻辑门，简称OD门。14OC门主要有以下几方面的应用。（1）电平转换，可使输出高电平变为Ec=10V。（2）用作驱动器，驱动较大负载，如指示灯、继电器等。（3）实现“线与”功能，即完成多OC门输出端“与”的运算，“线与”的逻辑关系为F=·。

152）三态与非门三态门也称为TS门（Three-StateGate），是在TTL逻辑门的基础上增加一个使能端EN而得到的功能。图（b）中若EN没有小圆圈，说明EN是髙电平有效；有小圆圈则表示EN低电平有效。16

在数字系统中，通常将多个三态逻辑门的输出端连接在一起，作为系统总线的连接形式。图中，电路在任意时刻只允许一个逻辑门处于工作状态，其余逻辑部件必须处于高阻态与总线隔离。控制系统总线上各逻辑部件的使能端使其分时作用，这样就能够将总线上不同逻辑部件中的某一数据用一条总线传输。173．74系列TTL逻辑门电路主要参数的典型数据参数名称典型数据导通电源电流ICCL≤10mA截止电源电流ICCH≤5mA输出高电平UOH≥3V输出低电平UOL≤0.35V输入短路电流IIS≤2.2mA输入漏电流IIH≤70μA开门电平UON≥1.8V关门电平UOFF≤0.8V平均传输时间tpd≤30ns188.1.3

CMOS逻辑门

目前，CMOS逻辑门电路主要有4000系列和74HC系列等。

下面以CMOS反相器“非”逻辑门和CMOS传输门为典型电路，说明CMOS逻辑门电路的原理和特点。 191．CMOS反相器CMOS反相器采用互补开关模型设计。驱动管TN、负载管TP连成互补对称的结构。当输入端A为逻辑“1”（约为VDD）时，TP截止，而TN导通。电源电压主要降在TP上，故输出端F为逻辑“0”（约为0V）。当输入端A为逻辑“0”（约为0V）时，TN截止，而TP导通。电源电压主要降在TN上，故输出端F为逻辑“1”（约为VDD）。202．CMOS传送门将增强型PMOS管（T2）和增强型NMOS管（T1）并联可以构成传输门。CMOS传输门为一个受控的电子开关。当控制端C和

均有效时，开关闭合，信号传输。当控制端C和

均无效时，开关断开，呈现高阻，信号不能传输。

CMOS传输门的两个控制端通常用一个信号控制，这时习惯上称为模拟开关。当控制信号有效时，开关导通，无效时，开关截止。213．CMOS逻辑门电路的主要参数参数系列传输延迟时间tpd/ns（CL=15pF）功耗（mW）4000B751/(1MHz)74HC101.5/(1MHz)74HCT131/(1MHz)4．CMOS数字集成电路系列简介1）基本的CMOS—4000系列2）高速的CMOS—HC/HCT系列

228.1.4

集成逻辑门电路使用的注意事项1．TTL集成逻辑门电路使用的注意事项1）对电源要求（1）TTL逻辑门电路对电源电压的纹波及稳定度一般要求≤10%，有的要求≤5%，即电源电压应限制在5±0.5V（或5±0.25V）以内。（2）电流容量应有一定余量。（3）电源极性不能接反，否则会烧坏芯片。（4）为了滤除纹波电压，通常在印刷板电源入口处加装20～50µF的滤波电容。（5）印刷板中逻辑电路部分与强电控制电路部分要分别接地，以防止强电控制电路地线上的干扰。（6）为防止来自电源输入端的高频干扰，可以在芯片电源引脚处与地线之间接入0.01～0.1µF的高频滤波电容。232）对输入端的要求

逻辑门输入端不能直接与高于+5.5V或低于-0.5V的电源连接，否则将损坏芯片。

为提高电路的可靠性，逻辑门多余输入端一般不能悬空，可视具体情况接高电平（Vcc）或低电平（地）进行处理。3）对输出端的要求

除三态逻辑门和OC逻辑门以外，TTL集成逻辑门的输出端不允许并联，也不允许输出端直接与电源VCC和地线直接相连，否则会造成器件损坏。243）对输入端的要求（1）输入端不允许悬空，一般不用的输入端可视具体情况接高电平（VDD）或低电平（地）。（2）加在输入端的信号电平要求范围：VDD+0.5V>Vi>-0.5V。（3）输入脉冲信号的上升沿和下降沿越陡越好，否则器件有可能因损耗过大而损坏。4）对输出端的要求

除三态逻辑门、OD逻辑门以外，普通的逻辑门输出端不能并接，没有“线与”功能。CMOS门驱动电流能力比TTL门驱动电流能力要小得多，但CMOS门扇出系数（<50个）远大于TTL门的扇出系数（<10个）。253．集成逻辑门电路的接口技术

TTL和CMOS两种不同类型的集成电路，在连接时应满足一定的条件，否则必须通过接口电路进行电平或电流的变换之后才能连接。

驱动门的输出端高电平一定要大于负载门的输入高电平；驱动门的输出低电平一定要小于负载门的输入低电平。驱动门的输出电流一定要大于负载门的输入电流。26CMOS门电路与TTL门电路部分性能的比较参数

CMOS门电路TTL门电路74HC74AC74LS74UOH(min)/V4.44.42.72.4UOL(max)/V0.10.10.50.4UHI(min)/V3.153.1522UIL(max)/V1.351.350.80.8IOH(max)/mA-4-24-0.4-0.4IOL(max)/mA424816IIH(max)/μA0.10.12040IIL(max)/mA-0.1×10-3-0.1×10-3-0.4-1tpd/ns95.29.59单门功耗/mW0.50.5210电源电压UDD/V，UCC/V3～183～184.75～5.251.75～5.25271）TTL与CMOS门电路之间的接口技术（1）TTL驱动CMOS。因为TTL门电路的VOH小于CMOS门电路的VIH，所以TTL门电路不能直接驱动CMOS门电路。可釆用如图8.1.12所示的电路，其目的是提高TTL门电路的输出高电平。（2）CMOS逻辑门电路驱动TTL逻辑门电路。部分CMOS逻辑门电路可以直接驱动TTL逻辑门电路。若CMOS逻辑门电路不能直接驱动TTL逻辑门电路，则可通过电平交换电路实现，或者在CMOS输出端加接电流放大器。282）集成逻辑门与负载之间的接口电路采用集成逻辑门直接驱动分立元器件（如LED指示灯等）时，可以采用如下方法。（1）当逻辑门电路的输出为高电平时，连接LED发光管的方法如图所示。其中，VF是LED导通电压，ID为发光二极管的工作电流，限流电阻的取值R=(VOH-VF)/ID。（2）当逻辑门电路的输出为低电平时，连接LED发光管的方法，如图所示，限流电阻的取值R=(VCC-VF-VOL)/ID。298.2

组合逻辑电路分析与设计

按集成电路元件数目的多少可分为小规模集成（SSI）电路、中规模集成（MSI）电路、大规模集成（LSI）电路和超大规模集成（VISI）电路。

根据逻辑电路功能的不同特点，可以把这些逻辑电路分为两大类。一类叫作组合逻辑电路，另一类叫作时序逻辑电路。本节将主要对组合逻辑电路的分析和设计方法进行讨论。308.2.1

概述组合逻辑电路，就是在任意时刻电路的输出仅取决于该时刻的输入，而与输入信号作用前电路所处的状态无关。本节首先分析由基本逻辑门电路和MSI电路构成的组合逻辑部件的功能，然后介绍具体的逻辑电路分析与设计方法。311．组合逻辑电路的特点组合逻辑电路的输出仅取决于该时刻的输入，而与电路原来的状态无关。在电路结构上，组合逻辑电路基本组成单元就是逻辑门，电路内部不含存储电路，输出和输入之间无反馈。2．组合逻辑电路功能的描述多输入、多输出的组合逻辑电路输出与输入间的逻辑关系可表述为Fi=f(ai)。328.2.2组合逻辑电路的分析

组合逻辑电路的分析过程主要分为以下几个步骤。（1）根据所给组合逻辑电路，从输入端开始逐级写出各器件的输入和输出变量。（2）逐级写出各器件的输出函数表达式，合并为整体电路输入对输出的函数，并对其化简。（3）列出所得逻辑函数的真值表。（4）由逻辑函数表达式及真值表分析其逻辑功能，并给出对该逻辑电路的评价。33例8.2.1分析该电路的逻辑功能

34根据输出函数表示式，列出其真值表

ABCF1F200000011010100010110111100111010111100135分析逻辑电路逻辑功能，并进行评价。

分析电路功能：从F1和F2的表达式及真值表可以看出，Fl为三变量表决电路，变量取值多于或等于两个1时，输出为1；F2为三变量异或电路，三变量取值有奇数个1时输出为1，否则为0。

此电路可用来检验三位二进制码的奇偶性。36例8.2.2分析该电路的逻辑功能

该电路可以实现B和C的异或逻辑。378.2.3组合逻辑电路的设计1．概述在用SSI电路进行逻辑设计时，利用前面介绍的逻辑函数化简和变换等方法，以达到最稳定、最经济的指标。这是数字电路逻辑设计的基础，是比较成熟和经典的设计方法。随着数字集成电路生产工艺的不断成熟，用标准的MSI电路模块来实现组合电路的设计，用LSI电路的可编程逻辑器件实现给定的逻辑功能的设计，已成为目前逻辑设计的新思想。382．组合逻辑电路的一般设计方法（1）根据实际逻辑问题的叙述，进行逻辑抽象，用一个逻辑函数来描述这一因果关系。①分析事件的因果关系，确定输入变量和输出变量。一般总是把引起事件的原因定为输入变量，而把事件的结果作为输出变量。②定义逻辑状态的含义。以二值逻辑的0、1两种状态分别代表输入变量和输出变量的两种不同状态，这里0和1的具体含义完全是由设计者人为选定的，这项工作叫作逻辑状态赋值。③根据给定的因果关系列出逻辑真值表，进而写出相关的逻辑函数标准表达式。至此，便将一个实际的逻辑问题抽象成一个逻辑函数。39（3）按化简的逻辑函数表达式绘制逻辑电路图，原理性设计就已完成。（4）为了把逻辑电路实现为具体的电路装置，还需要一系列的工艺设计工作。最后，还必须完成装配、调试。

上述设计并不是一成不变的。例如，有的逻辑问题或设计要求是直接以真值表的形式给出的，这就不必再进行逻辑抽象了。又如，有的逻辑问题关系简单、直观，也可以不经过真值表而直接写出逻辑函数表达式。40在逻辑电路设计过程中还应注意以下几个问题。（1）输入变量的形式。输入变量有两种方式，一种是既提供原变量又提供反变量，另一种是只提供原变量而不提供反变量。（2）对组合逻辑电路信号传输时间的要求，即对组合逻辑电路级数的要求。（3）单输出函数还是多输出函数。多输出函数电路是一个整体，设计时要求对总体电路进行化简，而不是对局部进行化简。（4）逻辑门输入端数目的限制。在用SSI电路实现逻辑函数时，需要根据芯片中提供的逻辑门数量及输入端数目，以求使用的芯片数目最少，获得较好的设计。41例8.2.3试设计一个三人表决器解：（1）逻辑抽象、变量赋值。三个自变量分别为A、B、C，同意为“1”，不同意为“0”；输出量为F，多数通过为逻辑“1”，不通过为逻辑“0”。（2）列出真值表和填写卡诺图。（3）采用卡诺图化简求函数表达式。（4）画出逻辑电路图。相关图表如图8-18所示，逻辑表达式为F=AB+BC+AC。42例8.2.4设计一个交通灯错误状态报警电路该系统中具有红、黄、绿三色交通灯，其中任意一盏交通灯亮视为正确状态，其他几种显示状态情况视为错误状态，需要该系统发出报警信号。43例8.2.4设计一个交通灯错误状态报警电路

44例8.2.5写出两个水泵工作的逻辑函数。某单位采用一大一小两个水泵（ML、MS）向水箱泵水。当水箱中的水位低于C点位置时，小水泵MS单独向水箱泵水；当水位低于B点位置时，大水泵ML单独向水箱泵水；当水位低于A点位置时，两个水泵同时向水箱泵水。要求，写出两个水泵工作的逻辑函数。45例8.2.5写出两个水泵工作的逻辑函数。解：设输入水位点A、B、C为系统输入变量，采用“1”表示水箱目前水位低于相应水位测试点，“0”表示不低于相应水位。输出驱动电机控制信号为MS、ML，其中，“1”代表电机工作；“0”代表电机不工作。这样，可以列出该系统相关真值表、卡诺图和逻辑表达式。注意：真值表中Φ为任意项。例如，不可能出现低于B点，而不低于C点的情况。468.3常用集成组合逻辑电路单元及应用组合逻辑电路是数字系统中的基本组成部分，人们总结了许多常用的典型组合逻辑电路单元，制作了标准系列产品，即MSI电路集成芯片，如数据编码器、数据译码器、数据选择器、数据分配器、数值比较器、加法器等。下面，分别介绍这些组合逻辑电路单元的功能及应用。478.3.1数据编码器与数据译码器1．数据编码器

用一组符号按一定规则表示给定字母、数字、符号等信息的方法称为编码，编码的结果称为代码。数据编码器是能够实现数字编码功能的电路，其逻辑功能是能够将一组输入信号变换为不同的二进制代码输出。通常，数据编码器由2n输入信号和n个输出编码组成，具体的数据编码器可分为普通编码器和优先编码器。48普通编码器是在任何时候，每次只允许输入一个有效编码信号，否则输出就会发生混乱；

优先编码器允许同时输入两个以上的有效编码信号，当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个信号进行编码。

目前，数据编码器已有专用的集成芯片，如8～3线优先编码器74148、二～十进制优先编码器74147等。491）4～2线编码器4～2线编码器的输入端有4个并行输入信号I0、I1、I2、I3，输出端是2位二进制代码Y1、Y0。输入信号互相排斥，即在任意时刻，该编码器只能对一个输入信号进行编码。I0I1I2I3Y1Y0100000010001001010000111

502）8421BCD码数字键盘编码器

该芯片在实施过程中，采用负逻辑表示形式。当开关Si按下时，输入为低电平，用逻辑“0”表示；当Si没有按下，即断开时，其输入用逻辑“1”表示，表示没有按键。编码器转换状态信号E=1，表明编码器信号输入有效；E=0，表明信号输入无效，此时输出代码无效。518421BCD码数字键盘编码器功能表输入输出S9S8S7S6S5S4S3S2S1S0A3A2A1A0E111111111101111111110111111111011111111101111111110111111111011111111101111111110111111111011111111101111111110000000001100000111100000110011000010101010101111111111522．数据译码器译码是编码的逆过程，其作用正好与编码相反。译码器通常是一个多输入多输出的组合逻辑电路，它将输入代码转换成特定的输出信号，恢复代码的“本意”。在数字电路中，能够实现译码功能的逻辑部件称为译码器（Decoder）。1）二进制译码器输入是二进制代码，输出是对应的有效电平信号。常用的集成二进制译码器有2～4线译码器74139、3～8线译码器74138和4～16线译码器74154等。53以3～8线译码器74138为例，说明二进制译码器的工作原理。共有8种状态的组合输出Y0～Y7（输出低电平有效）

543～8线译码器74138功能表输入输出SAA2A1A0×1111111111×00000000××00001111××00110011××0101010111011111111110111111111101111111111011111111110111111111101111111111011111111110552）显示译码器显示译码器不仅能够把二进制代码“翻译”出来，还能够驱动显示器件，将其直观地显示出来。在各类显示器件中，目前使用最为广泛的是由半导体发光二极管构成的七段显示数码管。56（1）七段显示数码管的原理。发光二极管是一种半导体显示器件，显示字型时，相应段的发光二极管发光。七段显示数码管有共阴极和共阳极两种连接方式。57（2）七段显示译码器7448。七段显示数码管的驱动信号a～g来自七段显示译码器。一种能配合共阴极七段显示数码管（如BS201A）工作的七段显示译码器/驱动器7448连接电路。58七段显示译码器7448的状态表N10功能输入入/出输出显示字形A3A2A1A0abcdefg011000011111110011Φ000110110000121Φ001011101101231Φ001111111001341Φ010010110011451Φ010111011011561Φ011010011111671Φ011111110000781Φ100011111111891Φ1001111100119101Φ101010001101C111Φ101110011001镜像C121Φ110010100011U131Φ110111001011C141Φ111010001111E151Φ111110000000（灭）灭灯ΦΦΦΦΦΦ00000000（灭）灭010000000000000（灭）试灯0ΦΦΦΦΦ11111111859在设计共阴极七段译码器时，分别要做7个卡诺图，将使能端集成一起。例如，需要共阴极LED数码管a段亮时的相应步骤，其卡诺图及逻辑电路如图。

603．二进制译码器的应用二进制译码器通常在计算机系统中用作地址译码器。当CPU需要与某一器件或设备传送数据时，首先将该器件或设备的地址码送往地址总线，经译码器对地址译码后，选中需要的器件或设备，然后在CPU与选中的器件之间传送数据。

618.3.2数据选择器与数据分配器数据选择器是用于从多路输入数据中根据地址码的不同选择其中一路输出的逻辑电路，n位地址线可以选择控制2n个数据输入。数据分配器的功能与数据选择器正好相反，把输入的数据根据不同的地址码分配到不同的单元中去，即输入1路，输出n路。621．数据选择器数据选择器的功能是将多个输入端中的数字信息，送到同一条输出线进行传输。数据选择器一般具有多输入、单输出的特点，通过控制输入端将某一根输入线上的数据切换至输出端。目前，常用的有二选一数据选择器74157、四选一数据选择器74153、八选一数据选择器74151和十六选一数据选择器74150等。631）74LS153型双四选一数据选择器多路选择器广泛应用于多路模拟量的采集及模拟/数字转换器中。

641）八选一数据选择器74151

65用2片74151型八选一数据选择器构成具有十六选一功能的数据选择器。当控制端=0时，第一片工作，=1时第二片工作。662．数据分配器由于数据分配器没有专用的集成电路芯片，因此在数字电路中，通常将带有控制端的译码器作为数据分配器来应用。

当译码器用作数据分配器时，将待分配的数据D连接到数据分配器的地址控制端，根据二进制码的不同将数据D分配到不同的输出口。678.3.3数值比较器数值比较器是对两个位数相同的无符号二进制数进行比较，并判定大小关系的算术运算电路。

半比较器，是指只能对两个1位二进制数进行比较，而不考虑低位比较结果的比较器。

全比较器不仅能对两个1位二进制数进行比较，而且能够考虑低位的比较结果。682．集成数值比较器1）集成数值比较器74LS85的功能集成数值比较器74LS85具有A、B二组4位数据输入端，还有A>B、A=B、A<B三种不同比较结果输出端，a>b、a=b、a<b级联输入端。6974LS85的功能表比较输入级联输入输出A3B3A2B2A1B1A0B0a>ba=ba<bA>BA=BA<BA3>B3ΦΦΦΦΦΦ100A3<B3ΦΦΦΦΦΦ001A3=B3A2>B2ΦΦΦΦΦ100A3=B3A2<B2ΦΦΦΦΦ001A3=B3A2=B2A1>B1ΦΦΦΦ100A3=B3A2=B2A1<B1ΦΦΦΦ001A3=B3A2=B2A1=B1A0>B0ΦΦΦ100A3=B3A2=B2A1=B1A0<B0ΦΦΦ001A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0001001702）比较器级联扩展先进行高4位芯片的比较，若高位片比出结果（A>B或A<B），则与级联输入状态无关；若高位芯片相等（A=B），则根据级联输入，观察低4位芯片的比较结果，若低位仍相等，则A=B。718.3.4加法器计算机CPU中的运算器本质上就是一种既能完成算术运算，又能完成逻辑运算的单元电路，简称算术逻辑单元ALU。

构成算术运算电路的核心部分就是加法器，因为两个二进制数之间的算术运算，无论是加、减、乘、除都可化为若干步加法运算来进行。最基本的加法器就是一位加法器，一位加法器按功能不同又分为半加器和全加器。721．半加器和全加器在两个1位二进制数相加时，不考虑低位进位的相加为半加器。在两个二进制数相加时，考虑低位进位的相加为全加器。1）一位半加器

Ai和Bi分别表示被加数和加数输入，Si为本位和输出，Ci+1为向相邻髙位的进位输出。732）全加器

全加器能进行被加数A、加数B和低位来的进位信号Ci相加，并根据求和结果

Si给出该位的进位信号Ci+1。742．多位并行加法器实现多位加法运算的电路可以采用多种方式，如果利用纯硬件实现，通常采用串行进位加法器或并行超前进位加法器方式。1）串行进位加法器

首先求最低位的和，并将进位向高位传递，由低向高逐次求各位的全加和，并依次将进位向高位传递，直至最高位。752）并行超前进位加法器为了提高多位加法器的运算速度，设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无须等待最低位的进位信号。74HC283是集成四位并行超前进位加法器。768.3.5中规模集成器件的应用利用中规模集成器件来设计组合逻辑电路，其设计步骤与小规模组合电路的设计步骤总体上一致，只是在某些步骤上存在差异。用这些功能器件来实现组合逻辑函数，基本上采用逻辑函数对比的方法，即将所要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式，而不需要将所要实现的逻辑函数表达式化为最简。77在具体实现中要注意以下几点。（1）如果需要实现的逻辑函数表达式与某种中规模集成器件的逻辑函数表达式形式上完全一致，则使用这种器件最方便。（2）如果需要实现的逻辑函数的变量数比中规模集成器件的输入变量少，则只需将中规模集成器件的多余输入端作适当的处理（固定为1或固定为0）。（3）如果需要实现的逻辑函数的变量数比中规模集成器件的输入变量多，则可通过将中规模集成器件进行扩展的方法来实现。781．利用译码器来实现组合逻辑函数一个n变量的二进制译码器输出的是由n个变量构成的全部最小项（或最小项的“非”），而所有逻辑函数都可以表示成最小项之和的形式。

因此，如果将所需实现函数的输入变量接至二进制译码器的地址输入端，则利用n变量的二进制译码器的输出，附加一定的门电路，就可以实现任何输入变量不大于n的组合逻辑函数。79例8.3.1用译码器和逻辑门实现下列逻辑