《微型计算机原理与接口技术》-第2章

1第2章微处理器与总线2主要内容：微处理器的一般构成及工作原理；8088微处理器的特点、引线及结构；总线的一般概念；*80386微处理器的特点及结构；*Pentium4微处理器中的新技术。3§2.1微型机概述4了解：微处理器的功能；微处理器的基本组成。5微处理器的功能能够进行算术运算和逻辑运算能对指令进行译码、寄存并执行指令所规定的操作具有与存储器和I/O接口进行数据通信的能力少量数据的暂存能够提供系统所需的定时和控制信号能够响应输入输出设备发出的中断请求6微处理器的一般构成运算器控制器内部寄存器组72.1.1运算器加法器逻辑运算功能部件运算结果逻辑运算结果进位信号控制信号AB输入一位算术逻辑运算单元结构示意图8运算结构示意图ABALU寄存器组BUSALU寄存器组BUS缓冲区单总线结构双总线结构9运算结构示意图ALU寄存器组BUS三总线结构旁路器BUS102.1.2控制器控制器1、指令控制：根据指令所在的地址按顺序或在遇到转移指令时按照转移地址取出指令，分析指令（指令译码），传送必要的操作数，并在指令执行结束后存放运算结果。2、时序控制：指令的执行是在时钟信号的严格控制下进行的，时序信号由控制器产生，使系统按一定的时序关系进行工作。11微处理器的一般构成3、操作控制：根据指令流程，确定在指令周期的各个节拍中要产生的微操作控制信号，以有效地完成各条指令的操作过程。同时，有对异常情况及某些外部请求的处理能力。12微处理器的一般构成控制器组成程序计数器（programcounter）指令寄存器（instructionregister）指令译码器（instructiondecoder）时序控制部件微操作控制部件：用于产生与各条指令相对应的微操作，根据当前正在执行的指令，在指令的各机器周期的各个节拍内产生相应的微操作控制信号，从而控制整个系统各部件的工作。13微处理器的一般构成程序计数器地址加法器指令寄存器指令译码微操作控制时序逻辑…...各部件微操作控制信号控制器结构示意图自存储器至存储器14§2.2

8088/8086微处理器15最小配置下仅需4片外围芯片即可构成典型应用系统16主要内容：8088/8086CPU的特点；8088CPU外部引线及功能；8088CPU的内部结构和特点；各内部寄存器的功能；8088的工作时序。172.2.18088/8086CPU的特点了解：程序与指令指令执行的一般过程指令的串行执行与并行流水线执行8088/8086CPU的主要特点18程序和指令程序：具有一定功能的指令的有序集合指令：由人向计算机发出的、能够为计算机所识别的命令。1.8088/8086的指令流水线19指令执行的一般过程

取指令指令译码读取操作数执行指令存放结果20串行和并行方式的指令流水线串行工作方式：控制器和运算器交替工作，按顺序完成上述指令执行过程。并行工作方式：运算器和控制器可同时工作。21串行工作方式8088以前的CPU采用串行工作方式：取指令1执行指令1分析指令1EUBIU忙碌忙碌取指令2执行指令2分析指令222并行工作方式8088CPU采用并行工作方式BUS取指令1执行指令1分析指令1CPU取指令2执行指令2分析指令2取指令3执行指令3分析指令3忙碌忙碌忙碌忙碌忙碌

23CPU内无论是内部寄存器还是内部总线都是16位的，直接寻址产生64K个地址分段管理：将内存地址空间分为多个逻辑段偏移地址（或相对地址）+段地址地址寄存器和段寄存器地址加法器产生20位地址2.内存的分段管理技术243.支持多处理器系统8088可工作于两种模式下最小模式最大模式最小模式为单处理器模式，控制信号较少，一般可不必接总线控制器。最大模式为多处理器模式，控制信号较多，须通过总线控制器与总线相连。25最小模式下的连接示意图8088CPU••控制总线数据总线地址总线地址锁存数据收发ALE时钟发生器26最小模式下的连接示意图27最大模式下的连接示意图8088CPU数据总线地址总线地址锁存数据收发ALE时钟发生器总线控制器

控制总线28最小模式下的连接示意图29两种工作模式的选择方式8088是工作在最小还是最大模式由MN/MX端状态决定。MN/MX=0工作于最大模式，反之工作于最小模式308088/8086CPU的特点采用并行流水线工作方式

——通过设置指令预取队列实现对内存空间实行分段管理

——将内存分为4个段并设置地址段寄存器，以实现对1MB空间的寻址支持多处理器系统CPU内部结构存储器寻址部分工作模式312.2.28088CPU的引线及功能328088CPU的引线及功能引脚具有双功能：（1）分时复用（2）最大模式与最小模式的一种双功能实现338088CPU的引线及功能引脚定义的方法可大致分为：每个引脚只传送一种信息（RD等）；引脚电平的高低不同的信号（IO/M等）；CPU工作于不同方式有不同的名称和定义（WR/LOCK等）；分时复用引脚（AD7——AD0等）；引脚的输入和输出分别传送不同的信息（RQ/GT）34主要引线（最小模式下）最小模式下的引线（)）：A16－A19/S3－

S6：地址、状态复用的引脚，三态输出。在8088执行指令过程中，某一时刻从这4个引脚上送出地址的最高四位A16－A19，在另外时刻，四个引脚送出状态信号S3－S6。这些状态信息中，S6

恒等于0，S5

指示中断允许标志位IF的状态，S4

、S3

的组合指示CPU当前正在使用的段寄存器，其编码见表35主要引线（最小模式下）

S4S3当前正在使用段寄存器

00

ES

01SS

10CS或未使用任何段寄存器

11DS36主要引线（最小模式下）A15～A8：地址输出，三态。CPU寻址内存或接口时，从这些引脚送出地址A15～A8AD7 ～AD0:地址、数据分时复用的双向信号线，三态。当ALE=1时，这些引脚上传输的是地址信号。当时，这些引脚上传输的是数据信号37主要引线（最小模式下）

：输入输出/存储器控制信号，三态，用来区分当前操作是访问存储器还是访问I/O端口。若此引脚输出为低电平，访问存储器；若输出为高电平，则是访问I/O端口：写信号输出，三态。此引脚输出为低电平时，表示CPU正在对存储器或I/O端口进行写操作38主要引线（最小模式下）

：数据传送方向控制信号，三态，用来区分数据的传送方向。若输出为高电平，则是CPU向存储器或I/O端口发送数据；若此引脚输出为低电平，CPU从存储器或I/O接口接收数据：数据允许信号，三态。此引脚输出为低电平时，表示数据总线上具有有效数据。39主要引线（最小模式下）

：地址锁存信号，三态，此引脚输出为高电平，表明CPU地址线上有有效地址。：读信号输出，三态。此引脚输出为低电平时，表示CPU正在对存储器或I/O端口进行读操作40例：当WR=1，RD=0，IO/M=0时，表示CPU当前正在进行读存储器操作41主要引线（最小模式下）

：外部同步控制输入信号，高电平有效。它是由被访问的内存或I/O设备发出的响应信号，当其有效时，表示存储器或I/O设备已准备好，CPU可以进行数据传送。若存储器或I/O设备没有准备好，则使READY信号为低电平。CPU在T3周期采样READY信号，若其为低，CPU自动插入等待周期TW（1个或多个），直到READY变为高电平后，CPU才脱离等待状态，完成数据传送过程。42READY信号43中断请求INTR：可屏蔽中断请求输入信号，高电平有效。CPU在每条指令的最后一个周期采样该信号，以决定是否进入中断响应周期。这个引脚上的中断请求信号可用软件屏蔽：非屏蔽中断请求信号，上升沿有效。这个引脚上的中断请求信号不能用软件屏蔽，CPU在当前指令执行结束后就进入中断过程。44测试信号：测试信号输入引脚，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对此引脚进行一次测试。若为高电平，CPU则继续处于空转状态进行等待，直到引脚变为低电平，CPU才结束等待状态，继续执行下一条指令45系统复位RESET：系统复位输入信号，高电平有效。为使CPU完成内部复位过程，该信号至少要在4个时钟周期内保持有效。复位后CPU内部寄存器的状态如表，当RESET返回低电平时，CPU将重新启动内部寄存器内容内部寄存器内容CSFFFFHIP0000HDS0000HFLAGS0000HSS0000H其余寄存器0000HES0000H指令队列空46总线保持信号HOLD：总线保持请求信号输入端。当CPU以外的其他设备要求占用总线时，通过该引脚向CPU发出请求。HLDA：总线保持响应信号输出，高电平有效。当CPU收到有效的HOLD信号后，就会对其作出响应：一方面使CPU的所有三态输出的地址信号、数据信号和相应的控制信号变为高阻状态（浮动状态）；同时还输出一个有效的HLDA，表示处理器现在已放弃对总线的控制。当CPU检测到HOLD信号变低后，就立即使HLDA变低，同时恢复对总线的控制47系统状态:系统状态信号输出。它与和信号决定了最小模式下当前总线周期的状态。三者的组合所表示的处理器操作见表操作100发中断响应信号101读I/O端口110写I/O端口111暂停000取指令001读内存010写内存011无作用48其它CLK：时钟信号输入引脚。8088的标准时钟频率为4.77MHz，时钟的占空比为33％

VCC：5V电源输入引脚GND：地线49最大模式下的引线：总线周期状态信号。连接到总线控制

器8288的输入端，8288译码后产生

系统总线所需要的各种控制信号。对应的操作对应的操作000发中断响应信号100取指令001读I/O端口101读内存010写I/O端口110写内存011暂停111无作用50最大模式下的引线：总线请求/总线响应信号引脚。

：总线封锁信号输出HIGH：在最大模式下始终为高电平输出51最大模式下的引线

：指令队列状态输出QS1QS2含义

00无操作

01将指令首字节送入指令队列

10队列为空

11将指令其余字节送指令队列52最小模式8088的总线分离8088CPU需要分离的总线有AD7~AD0、A19/S6~A16/S3电路实现方案用２片或３片８位地址锁存器74LS373或8282实现地址锁存G:锁存器控制信号：输出允许53最小模式最小模式下的系统总线§2.2最小模式下的系统总线§2.2最小模式562.2.38088CPU的功能结构8086：16位微处理器，16条数据线、20条地址线，可寻址地址范围1MB，6字节的指令队列。8088：内部是16位微处理器，外部数据总线为8位，称为准16位微处理器。20条地址线，可寻址的地址空间1M字节，4字节的指令队列。572.2.38088CPU的功能结构8088内部由两部分组成：

执行单元（EU）总线接口单元（BIU）58结论指令预取队列的存在使EU和BIU两个部分可同时进行工作，从而提高了CPU的效率；降低了对存储器存取速度的要求59执行单元包括运算器8个通用寄存器1个标志寄存器

EU部分控制电路3.8088CPU的功能结构60AHALBHBLCHCLDHDLSP

BP

DI

SI通用寄存器运算寄存器ALU标志执行部分控制电路123456CSDSSSESIP内部寄存器I/O控制电路地址加法器20位16位8位指令队列缓冲器外部总线8086CPU结构图总线接口部件（BIU)执行部件EU618088的内部结构执行部分控制电路ALU标志寄存器

AHAL

BHBLCHCL

DHDL

SP

BPSI

DI通用寄存器16位1234内部寄存器

IP

ES

SS

DS

CS输入/输出控制电路外部总线指令队列总线接口部件（BIU)20位8位8位执行部件EU地址加法器∑62执行单元功能指令译码指令执行暂存中间运算结果保存运算结果特征指令的执行在标志寄存器FLAGS中在ALU中完成在通用寄存器中执行部件的组成：（1）、算术逻辑单元ALU完成8位/16位二进制算术和逻辑运算，也可按指令的寻址方式计算16位偏移量。（2）、四个通用寄存器：AX、BX、CX、DX。

四个通用寄存器为16位或作两个8位来使用。执行单元EU§2.1执行单元EU（3）、四个专用寄存器：SP、BP、SI、DISP------堆栈指针寄存器BP------基址指针寄存器DI-------目的变址寄存器SI-------源变址寄存器（4）、数据暂存寄存器协助ALU完成运算，暂存参加运算的数据。执行单元EU§2.1执行单元EU（5）、执行部件的控制电路从BIU指令队列缓冲器中取指令，并对指令译码，向EU内部各部件发出相应的控制命令，以完成各条指令规定的功能。（6）、标志寄存器：16位寄存器，其中有7位未用。用来保存在一条指令执行之后，CPU所处状态的信息及运算结果的特征。执行单元EU§2.1执行单元EU执行单元EU§2.1指令执行部件工作过程如下：（1）EU从BIU的指令队列输出端取得指令，进行译码；（2）若执行指令需要访问存储器或端口去取操作数，则BIU将操作数的偏移地址与段地址一起，在地址加法器中形成20位物理地址，申请访问存储器或端口，取得操作数送给EU，EU根据指令要求向EU内部各部件发出控制命令，完成执行指令的功能；执行单元EU执行单元EU§2.1（3）算术逻辑运算单元ALU完成各种算术运算及逻辑运算，运算的操作数可从存储器取得，也可从寄存器组取来；（4）16位暂存器暂存参加运算的操作数。运算结果由内部总线送到EU的寄存器组或送到BIU的内部寄存器，由BIU写入存储器或I/O端口；（5）运算结果的特征改变了标志寄存器的状态，供测试、判断及转移指令使用；执行单元EU执行单元EU§2.1（6）EU控制器负责从指令队列中取指令、指令译码及发各种控制命令以完成指令要求的功能。（7）一般情况下指令顺序执行,EU从指令队列中取指令而不是从存储器中取指令，所以取指令与执行指令可并行操作。但遇到转移指令、调用指令和返回指令，要将指令队列中的内容作废，由BIU重新取转移的新地址中的指令代码，EU才能继续执行指令，此时并行操作可能受到影响。但这种情况相对较少发生，EU与BIU之间相互配合又相互独立的非同步工作方式提高了CPU的工作效率。

执行单元EU69总线接口单元BIU功能：从内存中取指令到指令预取队列负责与内存或输入/输出接口之间的数据传送在执行转移程序时，BIU使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。功能：与内存或I/O端口传送指令或数据（1）BIU从内存取指令送到指令队列（2）当EU执行指令时，BIU要配合EU从指定的内存单元或I/O端口中读取数据，或者把EU的操作结果送到指定的内存单元或I/O端口去。总线接口部件的组成：（1）、四个段地址寄存器：

CS，16位代码段寄存器；

DS，16位数据段寄存器；

ES，16位附加段寄存器；

SS，16位堆栈段寄存器。总线接口单元BIU§2.1总线接口单元BIU（2）、20位的地址加法器产生20位地址CPU内无论是段地址寄存器还是偏移量都是16位的，通过地址加法器产生20位地址将段寄存器提供的段地址自动乘以10H即左移4位，然后与16位的偏移地址相加，并锁存在物理地址锁存器中总线接口单元BIU§2.1总线接口单元BIU总线接口单元BIU§2.1总线接口单元BIU存储器的逻辑地址和物理地址存储器中的每个存储单元都可以用两个形式的地址来表示：实际地址：也称物理地址，是用唯一的20位二进制数所表示的地址，规定了1M字节存储器中某个具体单元的地址逻辑地址:在程序中使用，即段地址：偏移地址总线接口单元BIU§2.1总线接口单元BIU段基址和段内偏移量“段基址”：决定了该段第一个字节的位置“段内偏移量”：相对于该段起点字节的距离段基址存放在段寄存器CS、SS、DS和ES中段内偏移量由SP、BP、SI、DI、IP以及相应寄存器的组合而组成总线接口单元BIU§2.1总线接口单元BIU物理地址=段基址*16+偏移地址8086/8088CPU中BIU单元的加法器可用来完成物理地址的计算段寄存器值偏移量+物理地址16位4位16位20位存储器物理地址的计算方法：0000总线接口单元BIU§2.1总线接口单元BIU

CSXXXXIP代码段

DS或ESXXXX

SI、DI或BX

SSXXXX

SP或BP数据段堆栈段存储器段寄存器和偏移地址寄存器组合关系

（3）、16位指令指针IP16位专用寄存器，IP指向当前需要取出的指令字节当BIU从内存中取出一个指令字节后，IP自动加1，指向下一字节IP指向的是指令地址的段内地址偏移量，又称偏移地址或有效地址程序员不能对IP进行存取操作，程序中的转移指令、返回指令以及中断处理能对IP进行操作总线接口单元BIU§2.1总线接口单元BIU（4）、四字节的指令队列缓冲器

当EU正在执行指令且不占总线时，BIU会自动进行预取指令操作，将所取得的指令按先后顺序存入指令队列缓冲器，具有“先进先出”的工作方式。每当存满一条指令，EU立即执行；每当BIU发现队列中空字节时，就会自动寻找空闲的总线周期进行预取指令操作，直到填满为止；每当EU执行一条转移、调用或返回指令后，则要清除指令队列缓冲器。总线接口单元BIU§2.1总线接口单元BIU（5）、总线控制逻辑电路

将微处理器内部总线和外部总线相连，是微处理器与内存单元或I/O端口进行数据交换的必经之路。16条数据总线；20条地址总线；控制总线。总线接口单元BIU§2.1总线接口单元BIU总线接口单元BIU§2.1总线接口部件BIU的工作过程如下：（1）代码段段寄存器CS中16位段基地址，与指令指针寄存器IP中16位偏移地址，在地址加法器内形成20位物理地址；（2）20位地址直接送往地址总线，通过总线控制逻辑发出存储器读信号RD，启动存储器，按给定的地址从存储器中取出指令；总线接口单元BIU总线接口单元BIU§2.1（3）取出的指令送到指令队列中等待执行。BIU的指令队列可存储4字节指令代码，它是先进先出的队列寄存器，允许预取4字节指令代码。一般情况下，指令队列中填满指令；（4）EU可从指令队列中取指令执行。指令代码装入指令队列输入端后，自动调整指令队列输入端指针。EU从指令队列输出端取指令，且在EU取走一字节的指令代码后，自动调整指令队列输出端指针。BIU自动将指令取到指令队列中；

总线接口单元BIU总线接口单元BIU§2.1（5）当指令队列已满，并且执行部件EU未向BIU申请读写存储器操作数，则BIU不执行任何总线周期，处于空闲状态；（6）EU从指令队列中取走指令，经指令译码后，向BIU申请从存储器或端口读写操作数。只要收到EU送来的逻辑地址，BIU将通过地址加法器将现行数据段及送来的逻辑地址组成20位物理地址，在当前取指令总线周期完成后，在读／写总线周期访问存储器或I／O端口完成读／写操作。最后EU执行指令，由BIU将运算结果读出；总线接口单元BIU总线接口单元BIU§2.1（7）指令指针寄存器IP由BIU自动修改，指向下一条指令在现行代码段内的偏移地址。当EU执行转移指令时，则BIU清除指令队列，从转移指令的新地址取得指令，立即送给EU执行，然后从后续指令序列中取指令填满队列；（8）总线控制部件发出总线控制信号，实现存储器或端口读写控制。它将8086CPU的内部总线与外部总线相连，是8086CPU与外部打交道不可缺少的路径.总线接口单元BIU8088的指令执行过程848088的内部寄存器含14个16位寄存器，按功能可分为三类8个通用寄存器4个段寄存器2个控制寄存器深入理解：每个寄存器中数据的含义85累加器AHALBHBLCLDHDLCHSPSIDIIPFLAGSCSDSSSESBP基址寄存器计数寄存器数据寄存器堆栈指针寄存器基址指针寄存器源变址寄存器目的变址寄存器指令指针寄存器标志寄存器代码段寄存器段寄存器附加段寄存器堆栈段寄存器数据寄存器地址指针和变址寄存器控制寄存器通用寄存器数据段寄存器861)通用寄存器数据寄存器（AX，BX，CX，DX）地址指针寄存器（SP，BP）变址寄存器（SI，DI）87(1)数据寄存器8088含4个16位数据寄存器，它们又可分为8个8位寄存器，即：AXBXCXDXAH，ALCH，CLBH，BLDH，DL88数据寄存器特有的习惯用法AX：累加器。所有I/O指令都通过AX与接口传送信息，中间运算结果也多放于AX中；BX：基址寄存器。在间接寻址中用于存放基地址；CX：计数寄存器。用于在循环或串操作指令中存放计数值；DX：数据寄存器。在间接寻址的I/O指令中存放

I/O端口地址；在32位乘除法运算时，存放高16位数。89(2)地址指针寄存器SP：堆栈指针寄存器，其内容为栈顶的偏移地址；BP：基址指针寄存器，常用于在访问内存时存放内存单元的偏移地址。90堆栈及堆栈段的使用堆栈：内存中一个特殊区域，用于存放暂时不用或需要保护的数据。常用于响应中断或子程序调用。91例：若已知（SS）=1000H（SP）=0100H则堆栈段的段首地址=？栈顶地址=？若该段最后一个单元地址为10200H，则栈底=？段首栈底栈顶堆栈区92BX与BP在应用上的区别作为通用寄存器，二者均可用于存放数据；作为基址寄存器，用BX表示所寻找的数据在数据段；用BP则表示数据在堆栈段。93(3)变址寄存器SI：源变址寄存器DI：目标变址寄存器变址寄存器常用于指令的间接寻址或变址寻址。特别是在串操作指令中，用SI存放源操作数的偏移地址，而用DI存放目标操作数的偏移地址。942)段寄存器用于存放相应逻辑段的段基地址

CS：代码段寄存器。代码段存放指令代码

DS：数据段寄存器

ES：附加段寄存器

SS：堆栈段寄存器：指示堆栈区域的位置存放操作数953)控制寄存器IP：指令指针寄存器，其内容为下一条要执行指令的偏移地址FLAGS：标志寄存器，存放运算结果的特征

6个状态标志位（CF，SF，AF，PF，OF，ZF）3个控制标志位（IF，TF，DF）96控制寄存器中断标志跟踪标志控制标志进位标志奇偶标志半进位标志零标志符号标志溢出标志方向标志状态标志97存储器组织存储器分段每个逻辑段都由连续的存储单元构成，是存储器中独立的可分别寻址的单位每段第一个字节的位置称为“段起始地址”，可由软件指定段起始地址：能被16整除（即XXXX0H）几个段可以互相重叠，也可指向同一个空间98存储器组织存储器组织8086/8088CPU有20条地址线，可以配置1MB的存储器，地址编号为00000H-FFFFFH存储空间按8位字节进行组织，每个存储单元存储一个字节数据，若存放“字”数据（16位），则存放在相邻两个存储单元之中，高字节存放在高地址单元，低字节存放在地址单元991、物理地址与逻辑地址8088/8086:20根地址线，可寻址1MB（220），每个内存单元有一个20位的物理地址地址空间分段实际地址：也称物理地址，段基地址+段内偏移地址逻辑地址=段基址：段内偏移地址100存储器寻址0000段基地址（16位）段首地址××ו••×××1904段首的偏移地址：0000H段寄存器值偏移量+物理地址16位4位16位20位存储器物理地址的计算方法：101物理地址段基地址=6000H段首地址偏移地址物理地址数据段60009H00H12H60000H0009H102存储器寻址物理地址由段基地址和偏移地址组成物理地址=段基地址×16+偏移地址0000段首地址××ו••×××1904××ו••×××偏移地址+物理地址103例：已知CS=1055H，DS=250AHES=2EF0HSS=8FF0H某操作数偏移地址=0204H，画出各段在内存中的分布、段首地址及操作数的物理地址。104例题解答设操作数在数据段，偏移地址204H，则操作数的物理地址为：250AH×16+0204H=252A4H10550H250A0H2EF00H8FF00HCSDSESSS

1052、段寄存器的使用内存访问类型默认段寄存器可指定段寄存器段内偏移地址来源1取指令CS无IP2堆栈操作SS无SP3源串DSES、SSSI4目的串ES无DI5BP用作基址寻址SSES、DS按寻址方式计算得到有效地址6