IA微处理器的进化课件

IA微处理器的进化

---IA处理器性能的提高及采用的相关技术

从78年推出的8086到2000年推出的Pentium4，速度和集成度上千倍的增长微处理机的运行速度、处理能力、存储容量是技术人员追求的目标处理器和存储器的速度间隙是影响处理及性能的一个主要矛盾矛盾是推动技术发展的动力1、预取指令队列较快速度指令执行和较慢速度指令读取的矛盾预取指令队列——增强指令级并行性处理器队列长度（byte）80888086802868038680486Pentium46616322×64(2queues)IA微处理器的预取指令队列2、地址流水线和Cache技术80386：

20~25MhzCPU可以实现零等待的存储器访问交叉存储和地址流水线技术加快访问速度

16M:交叉存储70ns->110ns;流水线->140ns存储器分层和外部Cache

256kBSRAM存取时间<25nsCPU和Cache的数据传送是通过外部总线进行的，外部总线又成为制约CPU访问时间的因素。

80386的地址流水线访问和交叉存储2、地址流水线和Cache技术80486：Cache设计在CPU芯片中，内部统一Cache结构代码与数据统一存放在同一Cache中

5级流水线，1条指令/CLK（）内部统一Cache结构发生Cache的争用问题

例如：执行MOVmem，reg

2、地址流水线和Cache技术代码与数据分离的Cache结构

独立的8KB代码Cache和8KB数据Cache

两级Cache（Pentium

和486） 采用了二级Cache技术，在内部Cache不命中时，访问CPU外部的第二级Cache（Pentium）Cache的发展，单条流水线的指令执行速度已经不能和指令的快速预取相匹配指令队列加长，刷新代价增大3、超标量流水线技术与指令分支预测

PentiumCPU：超标量流水线使得Pentium的整数指令执行速度比80486提高1倍,浮点指令提高4倍

Pentium采用了指令的分支预测技术，在预测正确的情况下，不发生时间延误。

4、MMU和虚拟存储器MMU和虚拟存储机制扩大存储空间286：MMU，16MB物理、1GB虚拟

16K个段描述符描述16K个存储段，每段64KB

实模式1M386：MMU增加分页选择，线形—物理地址转换， 4GB物理、64TB虚拟 控制寄存器CR0：PE位，实模式—保护模式转换Pentium：64GB物理空间、64TB虚拟

5、IA处理器的

寄存器组织

寄存器字长和功能的扩充支持性能提高字长增加到32位系统寄存器调试寄存器1、IA处理器的寄存器组织1）基本结构寄存器通用REG AX~DX—

EAX~EDX SP、BP、SI、DI—

ESP、EBP、ESI、EDI

段REG CS、SS、DS、ES、FS、GS(段描述符的索引)指令指针REGIP—

EIP标志REG Flags——

EFlags*2）系统级寄存器控制REG CR0~CR3*，CR4控制处理器系统级操作系统地址REG GDTR存放全局描述符表的基地址和限长

IDTR存放中断描述符表的基地址和限长

LDTR选择符（LDT描述符的索引) TR

选择符（当前任务状态段描述符的索引）3）调试与测试寄存器调试REG DR0~DR7用于系统调试

测试REG TR6~TR7，TR3~TR5用于CPU内部cache测试2.2IA微处理器的