数字电路制作与调试项目化教程（活页式） 课件全套 郭慧 项目1-6 简易逻辑测试笔电路的制作与调试-温度检测电路的制作与调试

1-1数制与码制

1-1-1数制

1．十进制1-1-1数制

1-1-1数制

1-1-1数制1-1-1数制注：一个数码的进制表示，可用下标：（N）2表示二进制；（N）10表示十进制；（N）8表示八进制，（N）16表示十六进制。有时也用字母做下标：（N）B表示二进制，B－Binary；（N）D表示十进制，D－Decimal；（N）O表示八进制，O－Octal；（N）H表示十六进制，H－Hexadecimal。1-1-2不同数制间的转换1．二、八、十六进制到十位制数的转换只需分别按权展开，加权求和即可得到二、八、十六进制数对应的十进制数。在此不再累述。2．十进制到二进制的转换十进制转换为二进制的时候，整数部分和小数部分的转换方法是不一样的，要分别转换。1）整数部分把整数部分除以2，取余数，得到的商再除以2，第二次取出余数。以后反复地将得到的商除以2，求得余数，直到商等于0为止。1-1-2不同数制间的转换

转换结果为：

1-1-2不同数制间的转换

转换结果为

1-1-2不同数制间的转换

1-1-2不同数制间的转换

转换结果为：

1-1-2不同数制间的转换

二—十进制码（BCD代码）BCD码:以二进制码表示一个十进制数的代码，称为二－十进制码，即（BinaryCodeDecimal）。

二进制代码的位数n与需要编码的数（或信息）的个数N之间应满足以下关系：2n-1≤N≤2n由于十进制数共有0～9十个数码，因此需要4位二进制代码来表示1位十进制数，选取其中十组有用，其余六组不用。1.二—十进制码（BCD代码）BCD码十进制数码8421码余3码2421码5421码631－1码单位间距码余3循环码移存码000000011000000000011000000100001100010100000100010010000101100010200100101001000100101001101110100300110110001100110111001001011001401000111010001110110011001000011501011000101110001001011111000111601101001110011001000010111011111701111010110111011010010011111110810001011111011101101110011101100910011100111111111100111010101000常用的BCD代码

（１）有权BCD码即代码中的每位二进制数码都有确定的位权值。如上表中的8421码、2421码、5421码、631-1码等。对于有权BCD码，可以根据位权展开求得所代表的十进制数。例如：BCD码分有权码和无权码两大类。（２）无权BCD码即代码没有确定的位权值，不能按照位权展开求解所代表的十进制数。如表1-3中的余３码、单位间距码、余３循环码等。这些代码都有其特点，适用于不同的场合。（３）用BCD代码表示十进制数对于一个多位的十进制数，需要有与十进制位数相同的几组BCD代码来表示。例如：不能省略！不能省略！注意：1位BCD码包含4位二进制数。又称为循环码。特点：任意两组相邻码之间只有一位不同。2.美国信息交换标准代码（ASCII）它是世界上通用的一种国际标准码。广泛用于计算机及通信领域。ASCII码由7位二进制数码构成，可以为128个字符编码。3.格雷码（GrayCode）逻辑代数的公式逻辑代数的公式1.逻辑代数的基本公式表1为逻辑代数的基本公式，也叫布尔恒等式。表1逻辑代数的基本公式（2）交换律、结合律、分配律a.交换律：b.结合律：c.分配律：（1）关于变量与常数关系的定理说明：逻辑代数的公式a.互补律：b.重叠律：c.非非律：d.吸收律：e.摩根定律：注：以上定律均可由真值表验证（3）逻辑函数独有的基本公式逻辑代数的公式2.

若干常用公式表2为常用的一些公式表2常用公式逻辑代数的公式逻辑代数的基本定律2.1逻辑代数的基本定理1.

代入定理内容：任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数G来替换，则等式仍然成立。

例1.试由（AB）

＝A

+B

推出（ABC…）

＝A

+B+C

…（摩根定律）解：用F代替式中的B，则有（AF）

＝A

+F

。

设F=BC，则推出（ABC）

＝A

+B+C，

以此类推，有

（ABC…）

＝A

+B+C

…2.1逻辑代数的基本定理2.

反演定理内容：若已知逻辑函数Y的逻辑式，则只要将Y式中所有的“.”换为“+”,“+”换为“.”,常量“0”换成“1”，“1”换成“0”，所有原变量（不带非号）变成反变量，所有反变量换成原变量，得到的新函数即为原函数Y的反函数（补函数）Y

。利用摩根定律，可以求一个逻辑函数的反函数。即：

·+01原变量反变量

+·10反变量原变量注意：1.变换中必须保持先与后或的顺序；2.不是单个变量上的“非号”要保留不变；2.1逻辑代数的基本定理例2.已知Y＝A（B＋C）＋CD

，求Y

解：由反演定理有解：由反演定理有例3.若Y＝[（A

B）

＋C＋D]

+C，求Y

2.1

逻辑代数的基本定理3.

对偶规则对偶式：设Y是一个逻辑函数，如果将Y中所有的“+”换成与“·”，“.”换成与“+”，“1”换成与“0”，“0”换成与“1”，而变量保持不变，则所得的新的逻辑式

YD

称为Y的对偶式。如：对偶是相互的，Y和YD互为对偶式。求对偶式注意：1）保持原式运算的优先次序；2）原式中的长短“非”号不变；3）单变量的对偶式为自己。公式法化简1.代数化简法－－利用公式①并项法常用公式：例1化简②吸收法常用公式：例2化简公式法化简③消去法常用公式：例3化简

解：④配项法常用公式：例4化简

解：公式法化简注：利用公式提取两项公因子后，互非变量消去。例化简逻辑函数解题目练习注：利用公式例化简逻辑函数解消去与项AB中的多余因子A题目练习利用公式A+A=A，为某一项配上所能合并的项。例配冗余项配冗余项将函数化简为最简与或式。例题目练习

注：

利用公式A=A(B+B)，为某一项配上所缺变量。例配方法：逻辑函数的最小项与最大项逻辑代数的最小项1.逻辑函数的最小项及其性质定义：n个变量的最小项是n个变量的乘积；每个变量都以它的原变量或反变量的形式在乘积项中出现；且仅仅出现一次。n个变量则有2n个最小项，例如A、B、C是三个逻辑变量，则由这三个变量构成的最小项有注：任何表达式都可转换成最小项之和的形式，通常用mi表示第i个最小项，变量按A1~An排列，以原变量出现时对应的值为“1”，以反变量出现时对应的值取“0”，按二进制排列时，其十进制数即为i。2.5逻辑函数及其表示方法二变量最小项三变量最小项2.4逻辑代数的图形法化简逻辑代数的最小项四变量最小项逻辑代数的最小项最小项的性质对于任意一个最小项，只有一组变量取值使它的值为1，而在变量取其它各值时，这个最小项的值都是零；不同的最小项，使它的值为1的那组变量取值也不同；对于变量的同一组取值，任意两个最小项的乘积为零；对于变量的同一组取值，所有最小项的逻辑或为1。逻辑代数的最小项2）逻辑函数的最小项表达式将逻辑函数表达式化成一组最小项之和，称为最小项表达式。任何一个函数均可表达成唯一的最小项之和。

例1.将化成最小项表达式。解：最小项需包含全部变量，可利用进行配项。式中：表示或运算，括号中的数字表示最小项的下标。逻辑代数的最小项最大项使最大项取值为0的取值十进制数最大项编号0000M00011M10102M20113M31004M41015M51106M61117M7表13变量最大项真值表最大项的性质：①每个最大项只对应于1组输入变量使最大项的值为0；②任意两个最大项之和为1；③全部最大项之积恒为0。逻辑函数的标准表达式：最小项表达式和最大项表达式逻辑代数的最大项例2

写成函数的最小项表达式和最大项表达式。ABCF最小项最大项0000M00010M10100M20111m31001m41011m51101m61111m7

２）即将输出为1的最小项相或；将输出为0的最大项相与。解：１）列出真值表逻辑代数的最大项逻辑函数的卡诺图表示及卡诺图化简将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性的最小项在几何位置上也相邻地排列起来，所得到的的图形称为n变量最小项的卡诺图。

1.简逻辑函数的卡诺图表示（1）卡诺图注意：为保证图中几何位置相邻的最小项在逻辑上也具有相邻性，这些数码不能按自然二进制数顺序排列，而是需要按格雷码顺序进行排列，以确保相邻的两个最小项仅有一个变量是不同的。其中最左列和最右列对应的最小项是相邻的，最上一行和最下一行对应的最小项也是相邻的。

1.简逻辑函数的卡诺图表示（2）逻辑函数在卡诺图上的表示用卡诺图表示逻辑函数时，先将逻辑函数式变换成最小项表达式，再根据最小项表达式填卡诺图。

方法是：将逻辑函数中包含的最小项对应的小方格填入“1”，其余填“0”（一般情况下省略）。例1.画出函数的卡诺图。解：先写出函数Y的最小项形式，在相应最小项位置填1。1.逻辑函数的卡诺图表示例把函数式和表示在卡诺图中。m0m1m4m5ABC000101m3m2m7m611101m0m1m4m5ABC000101m3m2m7m611101111111112.4逻辑代数的图形法化简逻辑函数的卡诺图化简1.用卡诺图化简逻辑函数卡诺图化简逻辑函数的原理（相邻项的合并规律）:

1）2个相邻的小方格可以合并为1项，消去1个变量。2）4个相邻的小方格可以而合并为1项，消去2个变量。3）8个相邻的小方格可以合并为1项，消去3个变量。

逻辑代数的卡诺图化简用卡诺图化简逻辑函数的步骤：（1）画出逻辑函数的卡诺图。（2）圈选相邻的最小项，圈选时需注意以下几点：①相临单元的个数是2n个，并组成矩形时，可以合并。②相邻：包括上下底相邻、左右边相邻和四角相邻。③圈尽量大，圈的个数尽量少。④每个“1”格均要被圈过，不能遗漏。⑤同一方格可被重复圈，但在新画的圈中至少要有1个未被圈过的“1”格，否则该包围圈是多余的。⑥同一卡诺图可有不同的圈法，所得的最简式也不同，以总圈数最少为佳。

逻辑代数的卡诺图化简（3）写出化简后的表达式。每一个圈写一个最简与项，最简与项由圈内没有0、1变化的那些变量组成（取值为1的变量用原变量表示，取值为0的变量用反变量表示），然后将所有与项进行逻辑加，即得最简与—或表达式。例1.用卡诺图化简逻辑函数111111111111111根据卡诺图可得逻辑函数：

逻辑代数的卡诺图化简例试把逻辑函数式CD00011110AB00011110用卡诺图化简。②把逻辑函数表示在卡诺图的方格中①画出相应方格数的卡诺图0011110111000111③按最大化原则圈定卡诺圈④消去卡诺圈中互非变量后得最简式

逻辑代数的卡诺图化简例其余不为1的方格填写上0圈卡诺圈：只对2n个相邻为1项圈画

消去互为反变量的因子，保留相同的公因子，原函数化简为：CD00011110AB000111101001001111110000例AB00011110CD000111101111111100000000试把逻辑函数式化简。其余不为1的方格填写上0圈卡诺圈：只对2n个相邻为1项圈画

消去互为反变量的因子，保留相同的公因子，原函数化简为：

当卡诺圈中的相邻最小项为23个，即可消去3个互非的变量因子后合并为一项。小结：相邻最小项的数目必须为2n个才能合并为一项，并消去n个变量。包含的最小项数目越多，由这些最小项所形成的圈越大，消去的变量也就越多，从而所得到的逻辑表达式就越简单。这就是利用卡诺图化简逻辑函数的基本原理。CD00011110AB000111101111111100000000AB00011110CD000111101111111100000000例例带无关项逻辑函数的卡诺图化简在实际的数字系统中，会出现这样一种情况：函数式中没有包含的某些最小项，写入或不写入函数式,都不影响原函数的值,不影响原函数表示的逻辑功能，这样的最小项叫“无关项”。无关项由“约束项”和“任意项”组成。

带无关项逻辑函数的卡诺图化简一个n变量的逻辑函数最小项数为2n个，但在实际应用中可能仅用一部分，如8421BCD码中的0000~1001为有效码，而1010~1111则为无效码。无效码禁止出现或者出现后对电路的逻辑状态无影响，我们把这部分无关最小项d称为约束项。1.带有约束项的逻辑函数的化简利用约束项化简的过程中，尽量不要将不需要的约束项也画入圈内，否则得不到函数的最简形式。显然约束项对逻辑函数的化简起到了简化作用。

约束项对逻辑函数最终的化简结果无影响，因此在化简的过程中可根据需要把约束项当作“0”或“1”，在卡诺图中用×表示。1111××××1××ABCD0001111000011110例显然

逻辑代数的卡诺图化简例:

一个计算机操作码形成电路，当ABC=000时，输出停机码00；

当只有A=1时，输出加法操作码01；当只有B=1时，输出减法操作码10；当只有C=1时，输出乘法操作码11；其它输入状态不允许出现，试画电路的逻辑图。有三个输入端ABC，有两个输出端Y1、Y0；

带无关项逻辑函数的卡诺图化简（1）列真值表ABC+ABC+ABC+ABC=0111001XXXXXXXX00∑（m3，m5，m6，m7，）=0ABCY1Y0000001010011100101110111（2）约束项(无关项)的表示当限制某些输入变量的取值不能出现时，可以用它们对应的最小项恒等于0来表示。本例的约束项为或：或：ABC=0ABC=0ABC=0ABC=0（3）写逻辑函数式Y1=m1+m2Y0=m1+m4约束项：m3+m5+m6+m7=0

化简原则：无关项在卡诺图对应的方格中用

X

表示，为了化简逻辑函数,能利用到的

X

便认为是1，利用不到的就认为是0。（4）利用无关项化简上例逻辑函数已知Y1=m1+m2Y0=m1+m4约束项：m3+m5+m6+m7=0（5）画逻辑图

利用无关项化简的逻辑函数是否符合原功能要求?Y1=B+CY0=A+C001110xx01xxxxxxABC000001010011100101110111≥1ABY1≥1Y0C验算VCD定义：对于变量的某些组合，所对应的函数值是不定的，称其为任意项（无关项）。处理方法：

填函数的卡诺图时，在任意项对应的格内填任意符号“Φ”、“d”或“×”。应用：化简时可根据需要，把任意项视为“1”或“0”，使函数得到最简。如：F(A,B,C,D)=Σm(1,3,5,7,9)+Σd(10～15)，其中Σd表示无关。ABCD00011110000111101111100000××××××F(A,B,C,D)=D

逻辑代数的卡诺图化简1.

带有无关项的逻辑函数的化简二进制译码器——74HC138芯片63下页上页返回译码是编码的逆过程，功能是将每个输入的二进制代码，译成对应的输出高、低电平信号。常用的译码器电路有：二进制译码器二–

十进制译码器显示译码器三大类1.二进制译码器二进制译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高、低电平信号。带控制端的译码器又是一个完整的数据分配器，当时，数据由端输入，输出地址由来决定，称为数据输入端，为地址输入端。65下页上页11111111101111111101001100110101010100001111110111111111101111111111111011111111011111111011111111011111输入输出0111111111000000003线–

8线译码器74HC138的功能表译码器被禁止译码器工作返回如当时，其他门输出端均为高电平，只有Y5’为低电平，以反码的形式输出。逻辑函数F＝AB＋BC＋AC

的最小项为：

用74LS138还可以实现三变量或两变量的逻辑函数。因为变量译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应，所以当我们将逻辑函数变换为最小项表达式时，只要从相应的输出端取出信号，送入与非门的输入端，与非门的输出信号就是要求的逻辑函数。利用74LS138实现逻辑函数F＝AB＋BC＋AC

F＝∑m(1,2,3,4,5,6)构成的逻辑电路图2.74LS138译码器可实现逻辑函数CB“1”A&F74LS138ABC0001011110111111例解G1常用的显示器68下页上页常见的七段字符显示器有：半导体数码管和液晶显示器。七段字符显示器也称做七段数码管。为了能以十进制数码直观地显示数字系统的运行数据,目前被广泛应用。返回69下页上页，，，，，外形图

半导体数码管BS201A发光二极管LED(LightEmittingDiode)，公共阴极等效图优点:工作电压低,体积小,

寿命长,可靠性高,

响应时间短,亮度较高。缺点:工作电流较大。返回公共阳极VCC70下页上页

液晶显示器（LiquidCrystalDisplay，简称LCD）优点:功耗极小。缺点:亮度很差，响应速度较低。玻璃盖板透明电极反射电极液晶分子符号结构A=0

时显示器不工作。A=1

时显示器工作。返回AvI驱动电路

七段数码管需要驱动电路，使其点亮。驱动电路可以是TTL电路或者CMOS电路，其作用是将BCD代码转换成数码管所需要的驱动信号，共阳极数码管需要低电平驱动；共阴极数码管需要高电平驱动。共阴极数码管BS201A当某段加高电平时，则点亮，加低电平时，熄灭。那么如果显示某一数字如“3”，则abcdg＝11111，fe＝00。显示译码器显示译码器：用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路。高电平输出，输出端电源电源地址输入端控制端地址输入端(LampTest)；试灯极，低电平有效，当其为低电平时，与CD4511相连的显示器所有笔画全部点亮，如不亮，则表示该管脚可能有故障。(Blanking)：灭灯极，低电平有效，当其为低电平时，所有笔画熄灭。高电平输出，输出端电源电源地址输入端控制端地址输入端

(LatchEnable)：锁存极，当其为低电平时，CD4511的输出信号与输入信号有关；当其为高电平时，CD4511的输出信号仅与该端为高电平之前的输入状态有关，并且无论输入信号如何变化，输出信号均保持不变LED，C，B，A：8421BCD码输入端，其中输入端D对应数码的最高位，输入端A对应最低位；a～g为输出端。LT测灯输入端BL灭灯输入端LE锁存输入端注意：CD4511的输入为8421BCD码，当输入数值大于1001时，CD4511的输出a～g全部为低电平，LED数码管不亮。0111CD4511显示译码器芯片与七段数码管连接示意图译码器驱动器A3A2A1A0YaYgR*7数码显示译码器数码显示器

LE=0数据选择器79下页上页在数字传输过程中，需要从一组数据中选出某一个时，要用到数据选择器，也称为多路开关。返回80下页上页数据输入端控制端地址代码输入端输出端返回双4选1数据选择器74HC153

为控制端，低电平有效；

时数据选择器工作；

时数据选择器被禁止工作。[例1]

用4选1数据选择器实现解：已知用数据选择器设计组合逻辑电路选择则74HC15312加法运算器83下页上页两个二进制数之间的算术运算（加、减、乘、除），目前在数字计算机中都是化作若干步加法运算进行的。加法器是构成算术运算器的基本单元。1.1位加法器（1）半加器如果不考虑来自低位的进位，将两个1位二进制数相加，称为半加。实现半加运算的电路叫做半加器。返回84下页上页符号01ABSCO输入输出半加器的真值表A：加数B：被加数S：和

CO：向高位的进位返回0001001110100185下页上页在两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应的加数和来自低位的进位3个数相加。这种运算称为全加。所用的电路称为全加器。（2）全加器返回86下页上页CIABSCO输入输出全加器的真值表返回00010000101001110010111011101001100101114位串行进位加法器2.多位加法器（1）串行进位加法器（SerialCarryAdder）缺点：运算速度慢。依次将低位全加器的进位输出CO，接到高位全加器的进位输入端CI，即构成多位加法器。88下页上页优点：运算速度提高。缺点：电路复杂程度随位数的增加急剧上升。（2）超前进位加法器（Look-aheadCarryAdder）通过逻辑电路先得出每一位全加器的进位输入信号,采用这种结构形式的加法器叫做超前进位加法器。返回89下页上页返回3.74LS283集成四位加法器集成芯片A1–A4：运算输入端B1–B4：运算输入端C0：进位输入端Σ1–Σ4：和输出端C4：进位输出端输入端A4～A1：输入0101(十进制数5)；输入端B4～B1：输入0100(十进制数4)；器件名为4511BD_5V：

CMOS集成显示译码驱动器显示和值；JK触发器如何构成D触发器和T触发器92将JK、SR、T三种类型触发器的特性表比较一下可看出，其中JK触发器的逻辑功能最强，它包含了SR触发器和T触发器的所有逻辑功能。因此在需要使用SR触发器和T触发器的场合完全可以用JK触发器来取代。例如，在需要SR触发器时，只要将JK触发器的J、K端当作S、R端使用，就可以实现SR触发器的功能。目前生产的触发器定型产品中只有JK触发器和D触发器这两大类。例

利用JK触发器构成D触发器和T触发器。93解：三个触发器的状态方程为其电路如图所示时序逻辑电路的分析返回分析一个时序电路，就是要找出给定电路的逻辑功能。具体地说，就是要求找出电路的状态和输出的状态，在输入变量和时钟信号作用下的变化规律。一般步骤：下页上页1.从给定的逻辑电路图中写出每个触发器的驱动方程（即存储电路中每个触发器输入信号的逻辑函数式）；2.把得到的驱动方程代入相应触发器的特性方程中，就可以得到每个触发器的状态方程，由这些状态方程得到整个时序逻辑电路的方程组；3.根据逻辑图写出电路的输出方程；下页返回上页4.写出整个电路的状态转换表、状态转换图和时序图；5.由状态转换表或状态转换图得出电路的逻辑功能。例1.试分析如图所示的时序逻辑电路的逻辑功能，写出它的驱动方程、状态方程和输出方程，写出电路的状态转换表，画出状态转换图和时序图。解：(1)驱动方程：（2）状态方程：JK触发器的特性方程将驱动方程代入JK触发器的特性方程中，得出电路的状态方程，即(3)输出方程：

从例题可以看出，逻辑电路的三个方程应该说已经清楚描述一个电路的逻辑功能，但却不能确定电路具体用途，因此需要在时钟信号作用下将电路所有的的状态转换全部列出来，则电路的功能一目了然

描述时序逻辑电路所有状态的方法有状态转换表（状态转换真值表）、状态转换图、状态机流程图和时序图。下面结合上面的例题介绍这几种方法。（4）状态转换表：

根据状态方程将所有的输入变量和电路初态的取值，带入电路的状态方程和输出方程，得到电路次态（新态)的输出值，列成表即为状态转换表由状态转换表可知，为七进制加法计数器，Y为进位脉冲的输出端。设初态Q3Q2Q1=000，由状态方程可得：（5）状态转换图：由状态转换表可得状态转换图如图所示将状态转换表以图形的方式直观表示出来，即为状态转换图。（6）时序图：

在时钟脉冲序列的作用下，电路的状态、输出状态随时间变化的波形叫做时序图。由状态转换表或状态转换图可得图所示图6.2.3中规模集成计数器下页返回上页在数字电路中，把记忆输入CP脉冲个数的操作叫做计数，能够实现计数操作的电子电路称为计数器。

计数器是种类最多、应用最广、最典型的时序电路。

下页返回上页①按计数器中触发器是否同时反转，可分为：同步式异步式②按计数过程中计数器中的数字增减分类，可分为：加法计数器减法计数器可逆计数器（加/减计数器）分类：下页返回上页③按计数器中数字的编码方式分类，可分为：二进制计数器

二-十进制计数器

循环计数器④按计数容量来区分，可分为：十进制计数器六十进制计数器

N进制计数器若二进制数码的位数为n，而计数器的循环周期为2n，这样计数器又叫二进制计数器。将计数器中能计到的最大数称为计数器的容量，为2n－1.下页返回上页4位同步二进制加法计数器74161

附加功能：异步清零、同步置数、保持

中规模集成计数器预置数控制端异步置零端工作状态控制端数据输入端进位输出端下页返回上页置零预置数保持保持（但C=0）计数01111011101101工作状态4位同步二进制计数器74161的功能表异步清零同步置数74161的符号下页返回上页74163的符号74163置零预置数保持保持（但C=0）计数01111011101101工作状态4位同步二进制计数器74163的功能表注：74161和74LS161只是内部电路结构有些区别。74LS163也是4位二进制加法计数器，但清零方式是同步清零。2.4位同步二进制加法计数器74163

附加功能：同步清零、同步置数、保持1113.中规模集成同步十进制计数器74160(74LS160):注：74LS160为十进制计数器，故进位脉冲是在1001时出现的，而74LS161为十六进制，进位脉冲是在1111时出现的。附加功能：异步清零、同步置数、保持任意进制计数器的构成方法----置零法下页返回上页

若已有N进制计数器（如74LS161)，现在要实现M进制计数器N进制M进制1.M<N的情况

在N进制计数器的顺序计数过程中，若设法使之跳过（N－M）个状态，就可以得到M进制计数器了，其方法有置零法（复位法）和置数法（置位法）。a.置零法

置零法：若原来的计数器为N进制，初态从S0开始，则到SM－1为M个循环状态。适用于含置零（有异步和同步）输入端的计数器，如异步置零的有74LS160、161、,同步置零的有74LS163。异步清零暂态若清零为异步清零，故提供清零信号的状态为暂态，它不能计一个脉冲，所以为了实现M进制计数器，提供清零信号的状态为SM。异步清零暂态b.置数法：有预置数功能的计数器可用此方法构成M进制计数器。但注意74LS161(160)为同步预置数，74LS191(190)为异步预置数。置数法的原理是通过给计数器重复置入某个数值的方法跳过（N－M）个状态，从而获得M进制计数器的。为了实现M进制计数器，同步置数置数信号应由SM－1产生，而异步置数应由SM产生。1.M<N的情况注：同步置零法的初态一定是S0，而置数法的初态可以是任何一个状态，只要跳过M－N个状态即可例1试用置零法和置数法分别由74LS161构成12进制计数器，画出时序图。解：其状态转换图如图所示，则产生清零信号为Q3Q2Q1Q0

＝1100可实现的电路为如图所示。置零法置数法双色闪光灯电路设计与制作---《数字电子技术》课程郭慧南京信息职业技术学院课程思政教学能力比赛情境引入实验考核双色闪光灯电路设计及制作实验思考题实验教学内容实验目的及要求3290块手持光影屏、5400平米的巨幅国旗屏、25米高的“三维烟花树”，成为大家记忆中最璀璨存在；在“同心共筑中国梦”群众游行活动中各地游行彩车；每一颗都是标准“中国芯”。这些高科技LED显示屏均采用了广晟控股上市公司国星光电的LED全彩器件。情境引入：“高科技LED屏闪耀国庆”中华民族企业的长风破浪、自强不息、奋斗拼搏的精神，凝聚干事创业、担当作为的力量。新时代创新精神强富美高情境引入：中美科技战事件1：北京时间12月18日晚，美国商务部正式公告称，商务部工业和安全局（BIS）将中芯国际添加到实体清单中。中芯国际多次澄清，该公司只为民用和商用的终端用户提供产品及服务，与中国军方毫无关系，也没有为任何军用终端用户生产。美国商务部仍然以涉军为由，将中芯国际列入实体清单中。事件2：2019年5月16日，美国将华为列入实体清单，在未获得美国商务部许可的情况下，美国企业将无法向华为供应产品。实体清单事件对华为打击巨大，比如华为手机无法使用高通芯片，谷歌停止与华为合作，华为因此失去对安卓系统更新的访问权。科技有国界爱国主义情怀中国智造实验目的及要求1.实验目的掌握使用555定时器设计应用电路的方法。掌握闪光灯电路设计与调试方法。2.实验要求用555定时器设计双色闪光灯电路，实现红、绿两只发光二极管交替闪烁。利用数字电路实验箱或面包板完成双色闪光灯硬件电路制作与调试。双色闪光灯电路设计及制作1.实验原理（1）系统结构及工作原理双色闪光灯电路图如图1所示：图1双色闪光灯电路图R3、R4是发光二极管的限流电阻，C2可以防止电路受到干扰。改变R1和C1可以改变LED的闪烁频率。振荡频率为：f=1.44/(R1+R2)C1。双色闪光灯电路设计及制作双色闪光灯电路用到的元器件实物图：基于面包板平台的实物连接示意图：“知其然知其所以然”探知的学习初心树立“学中做，做中学”的工程意识知行合一的学习理念实物演示视频：实验考核每个实验评价考核包括功能检测分、工艺分及职业素养分，如表1：安全操作意识职业素养工具设备摆放整洁电路接线规范整齐节约耗材团队合作沟通能力严谨、踏实、精益求精的工匠精神实验思考题1.如何实现双色闪光灯电路LED点亮时间可调？2.如何实现闪烁彩灯链电路的设计与制作？谢谢各位专家批评指正！D/A转换器目前常用的D/A转换器有权电阻网络D/A转换器、倒梯形电阻网络D/A转换器、权电流型D/A转换器、权电容型D/A转换器以及开关树型D/A转换器等几种类型。将数字信号转换成模拟信号的过程称为数/模转换（DigitaltoAnalog），实现的电路称为D/A转换器，简写成DAC（Digital－AnalogConverter）。数字量是用代码按位数组合起来表示的，对于有权码，每位代码都有一定的权。为了将数字量转换成模拟量，必须将每一位的代码按其权的大小转换成相应的模拟量，然后相加，即可得与数字量成正比的总模拟量，从而实现数字－模拟的转换。D111101…D/AA(电压或电流)D/A转换器的目的为：A/D转换器的类型可分成直接A/D转换器和间接A/D转换器。在直接A/D转换器中，输入的模拟电压信号直接被转换成相应的数字信号；而在间接A/D转换器中，输入的模拟信号首先被转换成某种中间变量（如时间、频率等），然后再将这个中间量转换成输出的数字量。将模拟信号转换成数字信号的过程称为模/数转换（AnalogtoDigital），实现的电路称为A/D转换器，简写为ADC（Analog－DigitalConverter）。注：根据数字量的输入输出方式可以将D/A转换器分成并行输入和串行输入两种类型，将A/D转换器分成并行输出和串行输出两种类型。由于D/A转换器电路的工作原理较A/D转换器简单，且是A/D转换器电路的组成部分，故先介绍D/A转换器。（1）S3~S0:为电子开关，其状态受输入数码d3~d0的取值控制。当di＝1时开关接到参考电压VREF上，有支路电流Ii流向求和放大器；当di＝0时开关接地，支路电流Ii为零。133权电阻网络D/A转换器

1.权电阻网络D/A转换器各支路电流为

1.权电阻网络D/A转换器取RF=R/2

，得对n位权电阻网络D/A转换器取RF=R/2

，得

1.权电阻网络D/A转换器优点：结构比较简单，所用的电阻元件很少。缺点：各个电阻的阻值相差较大。

1.权电阻网络D/A转换器

为了克服权电阻网络D/A转换器电阻阻值相差太大的缺点，改进电路为倒T型电阻网络D/A转换器。T形电阻网络D/A转换器

10.2.2T电阻网络D/A转换器根据“虚短”“虚断”，有V－≈V＋，无论开关打在哪一面，流过每个支路的电流始终不变。故可等效成图所示电路。RRRR

2.T电阻网络D/A转换器总的电流为139RRRR图11.2.5

2.T电阻网络D/A转换器由于140故输出电压为

2.T电阻网络D/A转换器D/A转换器的转换精度与转换速度：在D/A转换器中常用分辨率和转换误差来描述转换精度。

分辨率用于表示D/A转换器对输入微小量变化敏感程度的，定义为D/A转换器模拟输出电压可能分成的等级数，从00…00到11…11全部2n个不同的状态，给出2n个不同的输出电压，位数越多，等级越多，意味着分辨率越高。所以在实际应用中，往往用输入数字量的位数表示D/A转换器的分辨率。另外也用D/A转换器能够分辨出的最小电压与最大电压之比表示分辨率，即

3.D/A转换器的主要性能指标转换误差：实际D/A转换特性和理想D/A转换特性间的最大偏差。一般用最低有效位的倍数表示。也可用输出电压满刻度FSR的百分数。表示输出电压误差绝对值的大小。如果VREF偏离标准值△

VREF

，则4位倒T形电阻网络D/A转换器的输出电压误差为：表示方法：

3.D/A转换器的主要性能指标转换速度：当D/A转换器输入的数字量发生变化时，输出的模拟量并不能立即达到所对应的输出电压，它需要一段建立时间。通常用建立时间tset来定量描述D/A转换器的转换速度。建立时间tset：从