计数器完整版本VIP

计数器的分类：（2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。（1）按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是十进制计数器。（3）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。

3、进行数字运算。计数器的作用：1、统计输入脉冲CP的个数(计数)。2、分频、定时、产生节拍脉冲等。计数器工作原理：4个JK触发器都接成T’触发器。每当Q2由1变0，FF3向相反的状态翻转一次。每来一个CP的下降沿时，FF0向相反的状态翻转一次；每当Q0由1变0，FF1向相反的状态翻转一次；每当Q1由1变0，FF2向相反的状态翻转一次；1．二进制异步计数器

（1）二进制异步加法计数器（4位）二进制计数器用“观察法”作出该电路的时序波形图和状态图。由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。工作原理：D触发器也都接成T’触发器。由于是上升沿触发，则将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连，即从Q端取借位信号。它也同样具有分频作用。用4个上升沿触发的D触发器组成的4位异步二进制减法计数器。（2）二进制异步减法计数器二进制异步减法计数器的时序波形图和状态图。

在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。为了提高计数速度，可采用同步计数器。

2．二进制同步计数器（1）二进制同步加法计数器由于计数器的翻转规律性较强，只需用“观察法”就可设计出电路：因为是“同步”方式，所以将所有触发器的CP端连在一起，接计数脉冲。然后分析状态图，选择适当的JK信号。计数脉冲序号电路状态等效十进制数Q3Q2Q1Q00123456789101112131415160000000100100011010001010110011110001001101010111100110111101111000001234567891011121314150分析状态图可见：FF0：每来一个CP，向相反的状态翻转一次。所以选：J0=K0=1FF1：当Q0=1时，来一个CP，向相反的状态翻转一次。所以选：J1=K1=Q0FF2：当Q0Q1=1时，来一个CP，向相反的状态翻转一次。所以选：J2=K2=Q0Q1FF3：当Q0Q1Q2=1时，

来一个CP，向相反的状态翻转一次。所以选：J3=K3=Q0Q1Q2（2）二进制同步减法计数器分析4位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为：将加法计数器和减法计数器合并起来，并引入一加/减控制信号X便构成4位二进制同步可逆计数器，各触发器的驱动方程为：就构成了4位二进制同步减法计数器。（3）二进制同步可逆计数器当控制信号X=1时,作加法计数。当控制信号X=0时,作减法计数当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。作出二进制同步可逆计数器的逻辑图：实现了可逆计数器的功能。

当控制信号X=0时，FF1～FF3中的各J、K端分别与低位各触发器的端相连，作减法计数。（1）4位二进制同步加法计数器74161CTTCTP74161具有以下功能：③计数。②同步并行预置数。RCO为进位输出端。④保持。①异步清零。0111LD预置×100使能××01D/U加/减控制××↑↑CP时钟d3d2d1d0××××××××××××D3D2D1D0预置数据输入d3d2d1d0保持计数计数Q3Q2Q1Q0输出工作模式异步置数数据保持加法计数减法计数74191的功能表（2）4位二进制同步可逆计数器741915.2.2非二进制计数器N进制计数器又称模N计数器。当N=2n时，就是前面讨论的n位二进制计数器；当N≠2n时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。1．8421BCD码同步十进制加法计数器（1）写出驱动方程：(2)次态方程：（3）作状态转换表。设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。Q3n

Q2nQ1n

Q0n

现态次态Q3n+1

Q2n+1

Q1n+1

Q0n+1

00001000000100100011010001010110011110001001010011000010000010100110111000011001（4）作状态图和时序图。（5）检查电路能否自启动

用同样的分析方法分别求出6种无效状态下的次态，得到完整的状态转换图。由于电路中有4个触发器，它们的状态组合共有16种。而在8421BCD码计数器中只用了10种，称为有效状态。其余6种状态称为无效状态。当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有自启动能力。可见，该计数器能够自启动。2．8421BCD码异步十进制加法计数器CP2=Q1

（当FF1的Q1由1→0时，Q2才可能改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：（1）写出各逻辑方程式。

①时钟方程：

CP0=CP

（时钟脉冲源的下降沿触发。）CP1=Q0

（当FF0的Q0由1→0时，Q1才可能改变状态。)CP3=Q0

（当FF0的Q0由1→0时，Q3才可能改变状态)各触发器的驱动方程：（CP上升沿有效）（Q0上升沿有效）

（Q1上升沿有效）

（Q0上升沿有效）

次态方程：

（3）作状态转换表。设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。（CP由1→0时)

（Q0由1→0时)

（Q1由1→0时)

（Q0由1→0时）

Q3n+1

Q2n+1

Q1n+1

Q0n+1

次态CP3CP2CP1CP0时钟脉冲Q3n

Q2nQ1n

Q0现态00000001001000110100010101100111100010011000010011000010000010100110111000011001↓000↓↓0↓↓000↓↓↓↓↓↓0↓↓000↓↓0↓↓000↓↓↓↓↓001CP0=CPCP1=Q0CP2=Q1CP3=Q0（2）二—五—十进制异步加法计数器74290二进制计数器的时钟输入端为CP1，输出端为Q0；五进制计数器的时钟输入端为CP2，输出端为Q1、Q2、Q3。74290包含一个独立的1位二进制计数器和一个独立的五进制计数器。如果将Q0与CP2相连，CP1作时钟输入端，Q0～Q3作输出端，则为8421BCD码十进制计数器。如果将Q3与CP0相连，CP2作时钟输入端，从高位到低位的输出为Q0Q3Q2Q1

时，则构成5421BCD码十进制计数器。

74290的功能：

①异步清零。

③计数。

②异步置数（置9）。复位输入置位输入时钟输出工作模式R0（1）

R0（2）R9（1）R9（2）CPQ3Q2Q1Q011110××0××00000000异步清零0××01111××10011001异步置数0×0××0×00××00××0↓↓↓↓计数计数计数计数加法计数电路中有四个触发器，它可以有十六种状态，共组成六个循环，只有其中一个是有效循环，其它均为无效循环，相应的十二个状态称为无效状态。假如由于某种原因，触发器的状态误进入十二种无效状态中的任意一个，寄存器将在各自的循环中改变状态。不会进入有效循环。该电路称为不能自启动。环形计数器设计计数器，应该当电路由于某种原因进入无效状态时，都能在ＣＰ脉冲的作用下，自动进入有效循环。将上图电路加上了反馈逻辑电路,使得计数器完成了自启动。集成十进制计数器举例（1）8421BCD码同步加法计数器7416001111RD清零×0111LD预置××××0××011EPET使能×↑××↑CP时钟××××d3d2d1d0××××××××××××D3D2D1D0预置数据输入0000d3d2d1d0保持保持十进制计数Q3Q2Q1Q0输出工作模式异步清零同步置数数据保持数据保持加法计数74160的功能表（1）同步级联。例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。计数器的级联（2）异步级联例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。（3）用计数器的输出端作进位/借位端有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。例：用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。模为10×10=1002．组成任意进制计数器（1）异步清零法——适用于具有异步清零端的集成计数器。例：用集成计数器74161和与非门组成的6进制计数器。（2）同步清零法同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器74163和与非门组成的6进制计数器。（3）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器74191和与非门组成的余3码10进制计数器。（4）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器74160和与非门组成的7进制计数器。例：

用74160组成48进制计数器。先将两芯片采用同步级联方式连接成100进制计数器，然后再用异步清零法组成了48进制计数器。解：因为N＝48，而74160为模10计数器，所以要用两片74160构成.。3．组成分频器前面提到，模N计数器进位输出端输出脉冲的