数电课件 4.2 锁存器与触发器学习资料

4.2锁存器基本RS锁存器是电路结构最简单的锁存器，其它类型的锁存器和触发器都是在此基础上发展而来的。4.2.1基本RS锁存器1.电路结构&&(b)符号图SR(a)逻辑图一般用Q端的逻辑值来表示锁存器的状态。锁存器有两个互补输出端Q和Q。Q=1，Q=0时，称锁存器处于1状态；Q=0,Q=1时，称锁存器处于0状态。QQ&&(b)符号图SR(a)逻辑图R、S为锁存器的两个输入端(或称激励端)。当输入信号R、S不变化(即RS=11)时，该锁存器必定处于Q=1或Q=0的某一状态保持不变，所以它是具有两个稳定状态QQ锁存器的两个输入信号标为R和S，R和S端的小圆圈表示输入信号为低电平有效，即仅当低电平信号作用于适当的输入端时，锁存器的状态才会变化。&&(b)符号图SR(a)逻辑图QQ&&SRa.当R=0，S=1时，无论锁存器原来处于什么状态，Q一定为0，称锁存器处于置0(复位)状态。b.当R=1，S=0时，无论锁存器原来处于什么状态，Q一定为1，称锁存器处于置1(置位)状态。QQ1）功能描述c.当R=1，S=1时，锁存器状态不变，称锁存器处于保持(记忆)状态。&&SRQQd.当R=0，S=0时，两个与非门输出均为1(高电平)，此时破坏了锁存器的互补输出关系，这种情况是不允许的。因此规定输入信号R、S不能同时为0，它们应遵循R+S=1的约束条件。

&&SRQQ可见，基本RS锁存器具有置0、置1和保持的逻辑功能，通常S称为置1端或置位(SET)端，R称为置0或复位(RESET)端。因为锁存器是以R和S为低电平时被清0和置1的，所以称R、S低电平有效。&&SRQQ2）

功能表&&SRQQ由于基本RS锁存器的输入信号直接控制其输出状态，其触发方式为直接触发方式，故又称它为直接置位复位锁存器。SRQQ说明0011不允许0110置11001清011QQ保持3）

波形图工作波形图又称时序图，它反映了锁存器的输出状态随时间和输入信号变化的规律。基本RS锁存器波形图2.动态特性twtpdQtpdttt&&tpd为门的传输延迟时间在S端加负脉冲(R=1)的作用下，锁存器翻转过程的波形图。由图可知，只要负脉冲的宽度tw大于2tpd，锁存器就能建立起稳定的新状态，故要求和有效信号宽度tw>2tpd。SRtwtpdQtpdttt&&用于防抖动开关开关反跳现象及改善后的波形图uAuB反跳反跳电路图SR+5VRRuAuB3.基本RS锁存器的应用4.2.2时钟控制RS锁存器具有CP输入的锁存器称为时钟控制锁存器或时钟锁存器。在实际应用中，往往还要求锁存器在一个控制信号作用下按节拍反映某一时刻的输入信号状态。这种控制信号象时钟一样控制锁存器的翻转时刻，故称为时钟(Clock)信号或时钟脉冲(ClockPulse，简称CP)。时钟控制锁存器的特点：(2)时钟信号低电平期间，输入信号不起作用，锁存器状态保持不变。(1)在时钟信号CP高电平期间，锁存器才能根据输入信号翻转。1.电路结构及工作原理(1)逻辑图R为置0端，S为置1端G1、G2门构成时钟控制电路CP为时钟输入端1S、1R

和C1表示：只有在CP=1时，S或R输入为1才能使触发器置1或清0。G1&SR&CPFFG2逻辑图(2)逻辑符号1S1RC1逻辑符号QQ&SR&CPFFG21S1RC1(3)工作原理当CP=0时，G1、G2门被封锁，输出不变化；当CP=1时，G1、G2门开启，R、S信号才有可能使锁存器翻转。G1QQ2.功能描述&SR&CPFFG21S1RC1G1QQ把CP到来锁存器翻转后的状态称为次态Qn+1把锁存器翻转前的状态称为现态Qn

(1)当CP=0时锁存器不工作，此时G1、G2门输出均为1，基本RS锁存器处于保持态。&SR&CPFFG2此时无论R、S如何变化，均不会改变输出状态。1S1RC1QQ(2)当CP=1时，锁存器工作，其逻辑功能如下：R=0,S=１,Qn+1=1，锁存器置“1”；R=1,S=0,Qn+1=0，锁存器置“0”；R=S=0,Qn+1=Qn，锁存器状态不变；R=S=1,锁存器失效，工作时不允许。&SR&CPFFG21S1RC1G1QQ3.同步RS锁存器的状态转换表CP0011111111Qn+1010100111*1*SRQn××0×

×1000001010011100101110111说明保持原状态不变Qn+1＝QnQn+1＝0Qn+1＝1不允许状态Qn+1与R、S和Qn的真值表，又称为状态转换表.4.次态卡诺图

5.特征方程（约束条件）00011110010100××

11SRQn+1Qn对次态卡诺图化简，可得出锁存器次态Qn+1的逻辑表达式，也称为次态方程或特征方程。

6.状态图S=0R=×S=×R=0R=0,S=1S=0,R=101图中两个圆圈中的0和1分别表示锁存器的两个稳定状态，用箭头表示状态转换的方向，箭头旁注明的R和S值表示转换要求的输入条件。

7.波形图1.电路结构及符号逻辑图CP1S1RC11D4.2.3时钟控制D锁存器称为时钟控制D锁存器,适用于单输入信号的场合。在RS锁存器的输入端增加一个非门，则自动满足约束条件1DC1逻辑符号图QQ逻辑图CP1S1RC11D1DC1逻辑符号图D=1，Qn+1=1。2.功能描述当CP=0时，锁存器不工作，锁存器处于维持状态。当CP=1时，锁存器功能如下：D=0,Qn+1=0;QQ3.D锁存器真值表CP001111Qn+1010011

DQn×0×100011011说明状态不变清0置

14.D锁存器的次态卡诺图和状态转换图5.D锁存器的特性方程Qn+1=D0101DQn+1Qn0011次态卡诺图D=0D=1D=1D=001状态转换图6.D锁存器的工作波形CP01DQ1100111

由于D触发器的次态Qn+1随输入D的状态而定，故常用来锁存数据，称为D锁存器。7.D触发器的应用8位D锁存器74LS373的逻辑图锁存器74LS373功能表上述钟控制锁存器在CP=1期间，输入信号都能影响锁存器的输出状态，这种触发方式称为电平触发方式。4.2.4

时钟控制锁存器的触发方式及存在问题这种锁存器在一个CP脉冲期间，只要输入信号发生多次变化，锁存器就有可能发生多次翻转，降低了锁存器的可靠性。[例1]在时钟控制RS锁存器中，若已知CP、R、S的波形，试画出Q端的波形（假设锁存器的初始状态为0）。CPSRCP=1时，锁存器的状态由R和S决定。[解]由时钟控制RS锁存