数字电子技术（第五版） 课件 第2章 逻辑门电路

1、用以实现基本逻辑运算和复合逻辑运算的单元电路通称为逻辑门电路。2、常用的门电路在逻辑功能上有：与门、或门、非门、与非门、或非门、与或非门、异或门等。一、逻辑门电路基本概念与门或门非门与非门或非门图3.1.1正逻辑和负逻辑允许范围UIH(min)UIL(max)TTL742.0V0.8VCMOS40003.5V1.5V◆对元、器件参数精度和电源稳定度较模拟电路低一些◆增加数字信号的位数可提高数字电路的运算精度

在电子电路中，用高、低电平分别表示‘1’、‘0’两种二值逻辑状态，此为正逻辑，否则为负逻辑。如图1所示。高低电平的一般获取方法图3.1.2获得高、低电平的基本原理(a)单开关电路缺陷？(b)互补开关电路二、集成电路的电器指标

5VCMOS5VTTLLVTTL2.5VCMOS4.4V2.4V2.4V2.3V3.5V2.0V2.0V1.7V2.5V1.5V1.5V1.2V0.5V0.4V0.4V0.2V1.5V0.8V0.8V0.7V表3.1.1常用集成逻辑门的电平参数1.输出电压与输入电压：输出高电平时允许的最低电平

：输出低电平时允许的最高电平

：输入高电平时允许的最低电平

：输入低电平时允许的最高电平

2.抗干扰容限

电路中一旦引入外界干扰，则会使输出信号产生波动。

(3-1-1)(3-1-2)

请依据下表，计算5VTTL电路的抗干扰容限。

1.二极管与门电路图3.1.3二极管与门表3.1.2二极管与门电平表ABY(V)000.7030.7300.7333.7三、分立元件门电路2.二极管或门电路图3.1.4二极管或门表3.1.3二极管或门电平表ABY(V)000032.3302.3332.33.三极管非门（反相器）图3.1.5三极管非门

4.其它电路图3.1.6与非门电路图3.1.7或非门电路体积大、功耗大、可靠性差；一般情况下输出与输入之间会发生高、低电平的偏移；输出端负载电阻的接入会对输出电平造成影响，从而无法直接驱动负载电路。分立元件电路缺陷：四、集成电路的分类推拉式输出或CMOS反相器输出输出结构OC输出或OD输出三态输出双极型集成门电路（TTL、ECL）制造工艺MOS型集成门电路（NMOS、PMOS、CMOS）Bi-CMOS型门电路TTL集成电路应用最早、技术比较成熟，是现代电路设计中使用最广泛的电路类型之一。

TTL集成电路输入端和输出端使用的基本开关都是半导体三极管，因此称为三极管—三极管逻辑（Transistor-TransistorLogic）电路，简称TTL电路。一、晶体管的开关特性图3.3.1NPN型晶体管开关电路及输出特性曲线

1.

TTL集成门电路的总体结构图3.3.2TTL集成门电路结构图二、TTL集成门电路的电路结构输入级中间级输出级输入输出（1）二极管与门输入2.

TTL集成门电路典型输入级形式ABC000010100111C=AB逻辑关系：图3.3.3二极管与门输入形式表3.2.1图3.3.3的真值表（2）二极管或门输入图3.3.4

二极管或门输入形式ABC000010100111表3.2.2图3.3.4的真值表逻辑关系：C=A+BC=A逻辑关系：钳位二极管VD：既抑制输入端可能出现的负极性干扰脉冲，又可以防止输入电压为负时，VT的发射极电流过大，起保护作用。（3）单发射级输入◆VA=VIL时，VT导通，工作在饱和状态，VCA:0.1~0.3V，所以VC输出低电平；◆

VA=VIH时，VT倒置，VC输出高电平。工作原理图3.3.5

单发射级输入形式C=AB钳位二极管VD1、VD2亦起保护作用，且ID(max)≈20mA。（4）多发射级输入◆VA=VIL或VB

=VIL时，VT至少有一个发射结导通，工作在饱和状态，VCA:0.1~0.3V，所以VC输出低电平；◆

VA=VB=VIH时，VT倒置，所以VC输出高电平。工作原理图3.3.6

多发射级输入形式逻辑关系：（1）单变量分相器3.

TTL集成门电路典型中间级形式A(V)F1(V)F2(V)0.31203.02.62.3逻辑关系：

图3.3.7

单变量分相器表3.2.3图3.3.7的真值表（2）两个变量之或的分相器逻辑关系：

ABF1F20.30.31200.33.02.62.33.00.32.62.33.03.02.62.3图3.3.8

两个变量之或的分相器表3.2.4图3.3.8的真值表（3）多个变量之或的分相器逻辑关系：图3.3.9

多个变量之或的分相器（1）图腾柱输出电路4.

TTL集成门电路典型输出级形式◆VT1和VT2总是一管导通，另一管截止，所以静态功耗较低；◆输出电阻很低；◆输出高低电平固定；◆比较常用；◆驱动能力较弱。工作原理图3.3.10

图腾柱输出形式（2）图腾柱和复合管输出电路达林顿结构,可加速开关过程；输出电阻减小，速度增快；驱动能力增强；静态功耗增加。工作原理图3.3.11

图腾柱和复合管输出形式（3）集电极开路（OC）门输出电路需外接电源和限流电阻才能正常工作。输出电平可变；输出端可直接并联使用，进行“线与”；可实现高电压、大电流驱动。工作原理图3.3.12OC门输出形式（4）三态（TS）门输出电路具有控制VT1、VT2均截止的电路；当控制有效时，使输出端F呈现高阻态(Z)；当控制无效时，按逻辑门正常功能输出0、1状态，即有“三态”。工作原理图3.3.13

三态门输出形式1.TTL非门（反相器）图3.3.14TTL反相器结构图三、几种典型TTL集成门电路结构单发射极输入级单变量分相中间级图腾柱输出级AA

A

1.TTL非门（反相器）工作原理A(uI)T1T2T3T4F(uO)0.2V饱和导通截止饱和导通截止3.6V3.4V倒置工作饱和导通截止饱和导通0.3V三、几种典型TTL集成门1.

TTL非门（反相器）电压传输特性图3.3.15TTL反相器电压传输特性三、几种典型TTL集成门2.

TTL集成与非门图3.3.16TTL集成与非门电路结构图ABABABAB3.

TTL集成或非门ABA+BA+B图3.3.17TTL集成或非门电路结构图A+BABCDT1T’1T2T’2T4T5VCCY4.TTL集成与或非门ABCDAB+CDAB+CDAB+CD图3.3.18TTL集成与或非门电路结构图ABT1T2T3T4T5T6T7T8T9VCCY5.TTL集成异或门图3.3.19TTL集成异或门电路结构图ABAB

MOS管是金属（Metal）、氧化物（Oxide）、半导体（Semiconductor）场效应管。一、MOS管的开关特性漏极D金属电极栅极G源极SSiO2绝缘层P型硅衬底

高掺杂N区图3.2.1N沟道增强型MOS管图3.2.2N沟道耗尽型MOS管几乎所有的超大规模集成器件，如超大规模存储器、可编程逻辑器件等都采用CMOS工艺制造。MOS门电路的三种类型：PMOS、NMOS、CMOS制造工艺简单；集成度高；功耗小；抗干扰能力强优点速度相对TTL电路较低；随着制造工艺的改进，速度已经接近于TTL电路。缺点图3.2.3NMOS管基本开关电路结构图3.2.4MOS管的开关等效电路1.静态开关特性MOS管作为开关元件，工作在截止或导通两种状态主要由栅源电压决定其工作状态2.动态开关特性

截止到导通的转换时间比由导通到截止的转换时间短。MOS管的充、放电时间较长，开关速度比晶体三极管的开关速度低。2.动态开关特性

1.

CMOS反相器的重要应用CMOS反相器的电路结构是CMOS电路的基本结构形式；CMOS反相器和传输门（TG）是构成复杂CMOS电路的两种基本模块；CMOS反相器通常应用于CMOS电路的输入、输出端，作缓冲器使用，是CMOS电路常见输出结构形式之一。二、CMOS反相器2.

CMOS反相器工作原理图3.2.5CMOS反相器（a）结构示意图（b）电路图CMOS反相器工作原理分析当时

当时

输出

输出

图3.2.6CMOS反相器的电压传输特性曲线3.

CMOS反相器电压传输特性已知：

图3.2.6CMOS反相器的电压传输特性曲线3.

CMOS反相器电压传输特性已知：

图3.2.6CMOS反相器的电压传输特性曲线3.

CMOS反相器电压传输特性已知：

4.

CMOS反相器特点噪声容限高CMOS反相器的阈值电压UTH=VDD/2,即两管状态在VI=VDD/2处转换，因此其噪声容限接近50%。工作速度快CMOS反相器工作时总有一管导通，且导通电阻较小，为低阻回路,所以带容性负载时，充放电速度很快，CMOS反相器的tpd≈10ns。静态功耗低在CMOS反相器中，无论电路处于何种状态，TN、TP中总有一管截止，所以其静态功耗极低，有微功耗电路之称。图3.2.7CMOS传输门电路及符号1.CMOS传输门工作原理三、CMOS传输门

电路不导通，开关断开

电路导通，开关闭合图3.2.8CMOS传输门的应用之一：CMOS模拟开关

当传输门导通时，可直接传输模拟信号，作模拟开关使用，可广泛地用于采样－保持、数/模和模/数转换、斩波等电路中。2.

CMOS传输门应用示例

利用CMOS传输门和CMOS反相器可以组合成各种复杂的逻辑电路，如异或门、数据选择器、寄存器、计数器等。图3.2.9CMOS传输门的应用之二：CMOS异或门1.CMOS与非门（P并N串）图3.2.10CMOS与非门四、其他典型CMOS集成门电路1100X11.CMOS与非门（P并N串）图3.2.10CMOS与非门四、其他典型CMOS集成门电路ABF001011101110图3.2.11CMOS或非门2.CMOS或非门（N并P串）ABF001010100110图3.2.12带缓冲级的CMOS与非门3.带缓冲级的CMOS与非门

图3.2.13带缓冲级的CMOS或非门4.带缓冲级的CMOS或非门

5.CMOS异或门图3.2.14CMOS异或门及电路符号

思考下列假设的电路连接方式，是否可行？五、CMOS漏极开路门（OD门）1.OD门电路结构（a）电路结构

（b）逻辑符号图3.2.15CC40107双二输入与非缓冲器逻辑电路图

2.OD门的特点

（3）可以实现“线与”功能，即可以把几个OD门的输出端用导线连接起来实现“线与”运算。（2）可以用来实现逻辑电平变换。（a）“线与”的电路连接图

（b）“线与”的逻辑图

图3.2.16漏极开路与非门“线与”电路及其逻辑符号线与六、CMOS三态门1.CMOS三态门的电路结构图3.2.20低电平使能三态输出反相器电路结构及其逻辑符号高电平使能的三态门？2.CMOS三态门的应用应用一：总线结构应用二：数据的双向传输三态：低电平、高电平、高阻;可实现在同一根导线上分时传送若干门电路的输出信号（即接成总线结构）;可做成单输入、单输出的总线驱动器；还可实现数据的双向传输等。3.三态门的特点静态功耗低

例：电源电压UDD＝5V时，MSI电路的静态功耗<100mW，比较适于LSI电路。电源电压范围宽例：CC4000系列UDD为3～18V。输入阻抗高

例：正常工作的CMOS集成电路工作频率较低时直流输入阻抗>100MΩ。七、CMOS集成门的特点噪声容限大，抗干扰能力强

噪声容限是指在保证逻辑功能的前提下，对于输入信号（前级输出的标准电平）来说，在此输入信号电平基础上允许叠加的噪声（或干扰）电压的值。逻辑摆幅大

输出低电平例：空载时输出高电平

CMOS集成电路：电源电压的45％。扇出能力强

扇出系数是指门电路输出端最多能带同类门的个数，它反映了门电路最大带负载的能力。温度稳定性好，且有较强的抗辐射能力。集成度高，成本低。例：低频工作时，一个CMOS门电路输出端可驱动50个以上的CMOS器件的输入端。

当需要将TTL门与CMOS门两种器件互相连接时，驱动门与负载门之间必须满足一定的电压电流关系。

驱动门负载门其中：n和m分别表示负载电流中IIH、IIL的个数。一、接口条件

驱动门负载门（1）（2）（3）（4）参数名称电路种类TTL74系列TTL74LS系列CMOS*4000系列高速CMOS74HC系列高速CMOS74HCT系列UOH（min）/V2.42.74.64.44.4UOL（max）/V0.40.50.050.10.1IOH（max）/mA-0.4-0.4-0.51-4-4IOL（max）/mA1680.5144UIH（min）/V223.53.52UIL（max）/V0.80.81.510.8IIH（max）/μA40200.10.10.1IIL（max）/mA-1.6-0.4

表3.4.1TTL、CMOS电路的输入、输出特性参数二、用TTL电路驱动CMOS电路例：用TTL电路驱动4000和74HC系列CMOS电路P

二、用TTL电路驱动CMOS电路例：用TTL电路驱动4000和74HC系列CMOS电路P要求

UDD=15VCMOS4000TTL74VOH(min)4.6VVIH(min)2VVOL(max)0.05VVIL(max)1.5VIOH(max)-0.51mAnIIH(max)n*40μAIOL(max)0.51mAmIIL(max)-m*1.6mA例：用4000系列CMOS电路驱动74系列TTL电路三、用CMOS电路驱动TTL电路图3.4.1将CMOS门电路并联以提高带负载能力方法一：将同一个封装内的门电路并联使用。图3.4.2通过CMOS驱动器驱动TTL电路方法二：在CMOS电路的输出端增加一级CMOS驱动器。CC4010（同相驱动器）:CC40107（OD驱动器）:

方法三：使用分立元件接口电路实现电流扩展。图3.4.3通过电流放大器驱动TTL电路（一）TTL输出端

输出端（OC门和三态门除外）不允许并联使用，也不允许直接与+5V电源或地线连