数字电子技术（第五版） 课件全套 罗笑冰 第0-8章 数字逻辑概论- 数模与模数转换电路

第0章数字逻辑设计概论两类信号模拟信号数字信号幅度和相位都连续的信号，或着说是幅度和时间方面都连续的信号幅度和相位都离散的信号，或着说是幅度和时间方面都离散的信号1.模拟信号与数字信号两类信号模拟信号数字信号幅度和相位都连续的信号，或着说是幅度和时间方面都连续的信号幅度和相位都离散的信号，或着说是幅度和时间方面都离散的信号1.模拟信号与数字信号过渡信号时间连续、幅值离散的信号；或时间离散、幅值连续的信号两类信号模拟信号数字信号幅度和相位都连续的信号，或着说是幅度和时间方面都连续的信号幅度和相位都离散的信号，或着说是幅度和时间方面都离散的信号两类电路模拟电路数字电路工作在模拟信号下的电子电路工作在数字信号下的电子电路1.模拟信号与数字信号◆在数码技术中一般都采用二进制：0和1；◆数字电路易于集成化；◆抗干扰能力强，精度高，逻辑关系确定，电路调试方便；◆易保存，保密性好；◆通用性好，可采用标准化的逻辑部件来构成各种各样的数字系统，而且是很多电子系统的改进和升级的方向。

简单地说，数字电子技术是一门研究数字信号的编码、运算、记忆、计数、存储、测量和传输的科学技术。数字电子技术有以下特点：2.数字电子技术的特点

数字电路在研究的对象和方法上都跟模拟电路有很大的不同，表1把它们作了一个简单的对比。表1模拟电路与数字电路的比较内

容模拟电路数字电路工作信号

模拟信号数字信号管子工作状态

放大状态饱和导通或截止（开关）基本单元电路

放大器逻辑门、触发器研究对象放大性能逻辑功能基本分析方法图解法、微变等效电路法真值表、卡诺图、状态转换图、布尔代数EDA分析方法PSpice、orCAD、Multisim等HDL、MAXplusII、QuartusII等2.数字电路的特点按照逻辑功能的不同特点：组合逻辑电路任一时刻的输出仅与该时刻的输入信号有关，而与电路原有的输出状态无关。时序逻辑电路任一时刻的输出状态不仅与该时刻的输入状态有关，还与电路原有的输出状态有关。数字逻辑电路3.数字电路的分类表2数字集成电路按集成度分类按照数字电路集成度的不同，逻辑电路通常分为SSI、MSI、LSI、VLSI及至ULSI、GSI、SOC等。工艺SSIMSILSIVLSIULSIGSISoC元件数＜102102~103103~104104~106106~107＞107＞5×107门数＜1010~102102~103103~105105~106＞106＞5×106年代1961196619711980199020002003典型产品集成门触发器计算器加法器8bMCUROMRAM16-32bitMCUDSPP3CPUP4CPU4.数字系统与产品实例门电路和触发器；集成电路；可编程逻辑器件和超大规模专用集成电路数字系统的发展公式法/卡诺图化简计算机辅助设计硬件描述语言（HDL）软件综合与仿真数字系统设计技术的发展综合考虑逻辑功能和电路性能5.数字电路及其设计技术的发展1.可编程逻辑器件的发展历史通用型逻辑功能简单，且固定不变，具有很强的通用性，如74系列、CC4000系列等；搭建复杂数字系统时体积、重量、功耗等均较大专用型数字集成电路为某种专门用途设计的集成电路，即ASIC，能减小体积、重量、功耗等，提高可靠性；用量不大时，设计及制作成本高、周期长逻辑功能特点可编程逻辑器件（PLD）可编程逻辑器件(ProgrammableLogicDevice，简称PLD)

，是20世纪70年代发展起来的一种通用大规模集成电路，主要应用于LSI和VLSI电路设计中，它采用软件和硬件相结合的方法设计所需功能的数字系统。

PLD虽然是一种通用器件，但其逻辑功能是由用户通过器件编程来设定的，用户可将一个数字系统集成在一片PLD上，做成片上系统（SystemonChip,SoC）。(1)PLD硬件发展历史

20世纪70年代初期，出现了可编程只读存储器(PROM)、紫外线可擦除只读存储器(EPROM)和电可擦除只读存储器(EEPROM)等；

70年代末和80年代初中期，出现了可编程逻辑器件(PLD)，此阶段典型的PLD一般均由一个“与”门和一个“或”门阵列组成，如：PAL(可编程阵列逻辑)GAL(通用阵列逻辑)PLA（可编程逻辑阵列）(1)PLD硬件发展历史

80年代中后期，出现了高集成密度PLD，如：EPLD(可擦除可编程逻辑器件)CPLD(复杂可编程逻辑器件)FPGA（现场可编程门阵列）目前，PLD的发展趋势是高速、高密、灵活和更强的功能、更高的性能。PROM：与阵列固定、或阵列可编程PLA：与阵列和或阵列均可编程PAL：与阵列可编程、或阵列固定GAL：具有可编程输出逻辑宏单元(OLMC)SPLDCPLDFPGA：一个芯片上集成多个可编程的互连SPLD

：现场可编程门阵列（非“与-或阵列”）(2)PLD硬件分类及特点(3)PLD软件发展历史用于PLD编程的开发系统包括硬件和软件两部分，硬件部分包括计算机和专门的编程器，软件部分有各种编程软件，这些软件功能强大，编程简单，一般均可在PC机上运行；新一代在系统可编程(insystemprogrammable,isp)器件的编程更为简单，编程时只需将计算机运行产生的编程数据直接写入PLD即可。二、硬件描述语言

应用硬件描述语言设计数字系统的优点是：（1）用HDL描述电路的行为或结构，实现细节由软件自动完成，从而减少了工作量，缩短了设计周期；（2）硬件描述与具体的实现工艺无关，因而代码重用(Code-Reuse)率比原理图设计方法高。硬件描述语言(Hardware

Description

Language,简称为HDL)是用形式化方法来描述数字电路行为与结构的计算机语言。常用的硬件描述语言：1.VerilogHDL;

2.VHDL;3.SystemVerilog；4.SystemC。（1）能够形式化抽象地描述电路的行为和结构；（2）支持层次化描述；（3）借用高级语言来描述电路的行为；（4）具有电路仿真与验证机制以测试设计的正确性；（5）支持电路描述由高层次到低层次的综合转换；（6）硬件描述和实现工艺无关；（7）便于文档管理；（8）易于理解和重用。1.VerilogHDL和VHDL共同的特点：（1）VerilogHDL语法相对自由，而VHDL基于ADA语言开发，语法严谨；（2）VerilogHDL是易学易用，具有广泛的设计群体。（3）VerilogHDL在系统级描述方面比VHDL略差一些，而在门级、开关级电路描述方面强得多。但是，随着SystemVerilog产生和发展，VerilogHDL在系统级描述方面的能力大大增强。2.VerilogHDL和VHDL对比：SystemVerilog在VerilogHDL的基础上，进一步扩展了VerilogHDL语言的功能，提高了Verilog的抽象建模的能力。另一个显著特点是能够和芯片验证方法学结合在一起，作为实现方法学的一种语言工具，大大增强模块复用性、提高芯片开发效率，缩短开发周期。3.

SystemVerilog三、EDA软件Intel公司的集成开发环境有原Altera公司早期的MAX+plusII和目前广泛使用的QuartusII。Xilinx公司的集成开发环境有广泛使用的ISE和支持“AllProgrammable”概念的新版软件Vivado。1.集成开发环境

集成开发环境（IntegratedDevelopmentEnvironment，简称IDE）是可编程逻辑器件厂商，如Intel、Xilinx、Lattice和Actel等，针对自己公司的器件提供的集成开发环境，支持从设计输入，编译、综合与适配，以及编程与配置等开发流程的全部工作。目前，多数PLD厂商提供的IDE支持第三方仿真工具，例如，在Intel公司的QuartusII集成开发环境中，可以调用Modelsim或者Active-HDL进行仿真分析。仿真软件用于对HDL设计进行仿真测试，以检查逻辑设计的正确性，包括布局布线前的功能仿真和布局布线后的、包含了门延时和布线延时等信息的时序仿真。目前广泛应用的仿真软件有Mentor公司的Modelsim和Aldec公司的Active-HDL等。2.仿真软件目前，业界流行的FPGA综合工具有Synplicity公司（已经被Synopsys公司收购）的SynplifyPro以及Altera公司的QuartusII和Xilinx公司的XST，ASIC综合工具有Synopsys公司的DesignCompilerII和Candence公司的RTLCompiler。

综合工具用于将HDL或者其它方式描述的设计电路转换成能够在可编程逻辑器件或者ASIC中实现的网表文件，是由软件设计转换成硬件实现的关键环节。3.综合工具STEP-MXO-C小脚丫开发板（Lattice）1.开发环境LatticeDiamond（需要下载软件并安装、破解，大概2G左右）小脚丫WebIDE在线编译（需要网络，/）2.开发语言VerilogHDLVHDL图形输入按提示注册完后登录3.在线编译操作方法/注册创建项目创建项目项目名称设备型号项目标签描述权限输入项目信息新建文件输入VerilogHDL代码，单击【保存】单击【逻辑综合】等待编译和综合完成，如有错误需要回到设计文件进行修改点击【管脚分配】，在想要分配的管脚处单击即可弹出选择管脚对话框点击【FPGA映射】，完成管脚映射点击【文件下载】课后作业1.进入/小脚丫网站熟悉在线开发环境2.进入/下载Diamond到本地3.

熟悉新建项目至下载整个流程的操作4.复习“数制”内容（SPOC视频第1讲）课后作业1.通过百度网盘下载并安装Vivado（链接：/s/1YopNkXXrocmOAxSq2g-0WQ提取码：0414）2.到实验中心拷贝Vivado安装软件

所谓数制（

NumberSystems），是指多位数码中每一位的构成方法以及从低位到高位的进位规则。数字系统中经常使用的数制有：◆十进制(D:Decimal)◆二进制(B:Binary)◆八进制(O:Octal)◆十六进制(H:Hexadecimal)等一、数制数制基数数码计数规则一般表达式计算机中英文表示十进制100~9逢十进一D二进制20、1逢二进一B八进制80~7逢八进一O十六进制160~9、ABCDEF逢十六进一HN进制N0~（N-1）逢N进一表1各进制特点对照表表2不同进制数的对照举例十进制（D）二进制（B）八进制（O）十六进制（H）0000000010001011200100223001103340100044501010556011006670111077810001089100111910101012A11101113B12110014C13110115D14111016E15111117F1.各种进制转换为十进制

例：二、数制间的转换

（1）十进制二进制①整数部分的转换：（除基取余，逆序排列）例：（41）10=（）210100141÷2=20..........................120÷2=10..........................010÷2=5..........................05÷2=2..........................12÷2=1..........................01÷2=0..........................1解：why？2.十进制转换为其他进制

【证明-整数规则】假定十进制整数为(S)10，其等值的二进制数为(knkn-1…k0)2，则可知：上式表明，若将(S)10÷2，则得到的商为kn2n-1+kn-12n-2+…+k1，而余数即k0。(S)10=kn2n+kn-12n-1+…k121+k020=2×(kn2n-1+kn-12n-2+…+k1)+k0（式-1）若将(S)10÷2的商进行下列变换：Kn2n-1+kn-12n-2+…k1

=2×(kn2n-2+kn-12n-3+…+k2)+k1（式-2）将（式-2

）再÷2，则可得余数k1。依次类推，可得二进制整数的每一位，且最后得到的是最高位。②小数部分的转换：（乘基取整，顺序排列）例：（0.39)10=()2+e0.01100011解：0.39×2=0.78..........................00.78×2=1.56..........................10.56×2=1.12..........................10.12×2=0.24..........................00.24×2=0.48..........................00.48×2=0.96..........................00.96×2=1.92..........................10.92×2=1.84..........................1why？

【证明-小数规则】假定十进制小数为(S)10，其等值的二进制数为(0.k-1k-2…k-m)2，则可知：(S)10=k-12-1+k-22-2+…k-m+12-m+1+k-m2-m（式-1）将上式两边同时×2得到：2(S)10=k-1+（k-22-1+…k-m+12-m+2+k-m2-m+1）（式-2）由（式-2）可知将(S)10×2所得乘积的整数部分即k-1。同理，将（式-2）的小数部分再×2又可得到：2(k-22-1+…k-m+12-m+2+k-m2-m+1）=k-2+(k-32-1+…+k-m2-m+2）（式-3）亦即乘积的整数部分就是k-2.依次类推，可得二进制小数的每一位，且最先得到的是最高位。（2）十进制任意进制将十进制转换为R进制的方法：整数部分采用基数(R)除法，即除基（R）取余，逆序排列；小数部分采用基数（R）乘法，即乘基（R）取整，顺序排列。153÷8=19………119÷8=2………32÷8=0………20.8125×8=6.5…60.5×8=4.0…4

3、二进制与八进制之间的转换

（1）二进制→八进制

把二进制数从小数点开始分别向右和向左分成三位一组，每组便是一位八进制；若不能正常构成三位一组，则在二进制整数部分高位添零或在小数点低位添零来补足三位一组。

例（2）八进制→二进制将各八进制数按位展成三位二进制数即可。

例

4、二进制与十六进制之间的转换

（1）二进制→十六进制

把二进制数从小数点开始分别向右和向左分成四位一组，每组便是一位十六进制数；若不能正常构成四位一组，则在二进制整数部分高位添零或在小数点低位添零来补足四位一组。（2）十六进制→二进制将各十六进制数按位展成四位二进制数即可。5、八进制与十六进制之间的转换通过二进制作中介。

1、(1011101000.011)2=([填空1])16(3𝐹𝐷.𝐵)16=([填空2])2作答填空题10分

作答填空题10分3、请进行如下数制转换：（37.125）10=([填空1])2=(

[填空2])16作答正常使用填空题需3.0以上版本雨课堂填空题2分知识巩固—数制及数制转换十进制(D:Decimal)二进制(B:Binary)八进制(O:Octal)十六进制(H:Hexadecimal)等数字系统中经常使用的数制十进制R进制整数：除R取余，逆序排列小数：乘R取整，顺序排列二进制八进制（十六进制）从小数点起，3位(4位)一组，每组便是1位八(十六)进制；若不够一组，则在二进制整数部分高位添零或在小数点低位添零来补足3(4)位一组。

（1）在数字电路中，1位二进制数码的0和1不仅可以表示数量的大小，而且可以表示两种不同的逻辑状态：◆当两个二进制数码表示两个数量大小时，它们之间的数值运算称为算术运算；◆当两个二进制数码表示不同的逻辑状态时，它们之间可以按照某种因果关系进行所谓的逻辑运算（后续章节讲解）。1.二进制数的算术运算及正负数表示法二进制正负数及其表示0例：两个二进制数1001和0101的算术运算有：◆

二进制数的算术运算的特点：

★

二进制数的乘法运算可以通过若干次的“被乘数（或0）左移1位”和“被乘数（或0）与部分积相加”这两种操作来完成；

★

二进制数的除法运算可以通过若干次的“除数右移1位”和“从被除数或余数中减去除数”这两种操作来完成。

若能将减法操作转换成某种形式的加法操作，则“加”、“减”、“乘”、“除”运算全部可以用“移位”（Shift）和“加法”（Adder）两种操作来实现了。（2）二进制正负数的表示法在数字电路和数字电子计算机中，二进制数的正、负号也用“0”和“1”表示。一般，正号用“0”表示，负号用“1”表示。按字节（8bit）写出十进制数（+25）、（-25）、（+45.25）、（-0.25）的带符号位的二进制数表示。(+25)10=00011001(-25)10=10011001(+45.25)10=00101101.01000000(-0.25)10=1.01000002.二进制数补码及其运算（1）二进制数正负数三种表示法

在数字电路中，二进制正负数的表示法有原码(Sign-magnitude)、反码(One’sComplement)和补码(Two’s

Complement)三种表示法。◆原码表示：

二进制的原码与真值有直接的对应关系，即用二进制的最高位表示符号，且0表示正，1表示负，其余各位用以表示绝对值，并称数值位，构成带符号的二进制数，这种表示方法称为原码。例：

(+45)10=(00101101)2(-45)10=(

10101101

)2◆反码表示：

反码也称为1的补码，其表示方法如下：例:n=8时：（+45）反=（00101101）2

（-45）反=（11010010）2

式中，N为真值，n为二进制编码的位数。

显然，正数的反码等于其原码；而负数的反码则可以保留其符号位，将原码的数值位按位求反得到。◆补码表示：

补码也称为2的补码，其表示方法如下：例:n=8时：（+45）补=（00101101）2

（-45）补=（11010011）2

式中，N为真值，n为二进制编码的位数。

显然，正数的补码等于其原码；而负数的补码则可以保留其符号位，将其反码再末位+1得到。◆对正数而言，三种表示法相同即符号位为0，位于首位，随后是二进制数的绝对值，即均为原码。

◆而对负数而言，三种表示法是不一样的。①原码表示法：符号位“1”+二进制数绝对值数值②反码表示法：符号位“1”+数值位按位取反③补码表示法：反码+“1”（末位）小结——

如：

[[X]反]反＝[X]原

[[X]补]补＝[X]原

[X]反+[Y]反=[X+Y]反

[X]补+[Y]补=[X+Y]补why？思考

二进制反码和补码运算有哪些性质？（2）二进制数补码运算

在数字电路中，用原码运算求两个正数M和N的差值M-N时，首先要对减数和被减数进行比较，然后由大数减去小数，最后决定差值的符号，完成这个运算，电路复杂，速度慢。所以常用补码来实现减法运算。

设A和B依次为被加数（或被减数）和加数（或减数），用补码实现加/减运算的步骤如下：Step1.

把A与B（减法时为-B）均表示成补码形式；Step2.

两个补码相加，且把符号位也看成二进制的最高位参与运算；Step3.

若和数的最高位有进位，将该进位舍弃。试用补码运算求21-26=？，字长为8位。[+21]补=00010101[-26]补=11100110且00010101

+1110011011111011即：[+21-26]补=[+21]补+[-26]补=11111011所以：[[+21-26]补]补=[11111011]补=(10000101)2=（-5）10数字电路中，补码加法器框图如右图所示：图1补码加法器框图

若能将减法操作转换成某种形式的加法操作，则二进制数的“加”、“减”、“乘”、“除”运算全部可以用“移位”（Shift）和“加法”（Adder）两种操作来实现了。

用文字、符号或数码表示特定对象的过程称为编码(Coding)。数字电路中常用的是二进制编码。N位二进制代码有2N

个状态，可以表示2N

个对象。一、码制概述Asystemofrepresentationofnumeric,alphabetsorspecialcharacters

inabinaryformforprocessingandtransmissionusingdigitaltechniques.Codes（码制）即用数字技术来处理和传输的以二进制形式表示数字、字母或特殊符号的系统。码制应用实例●中文汉字——“啊”对应的国家标准信息交换汉字编码为：1601H，即0001011000000001；●英文字母——“M”对应的美国信息交换标准编码为：4DH，即01001101；●证件编码——如身份证号、护照号、学号、工号等；●通讯编码——如手机号、QQ号、微信编码等；数字系统中经常使用的码制有二—十进制（BinaryCodedDecimal）格雷码（GrayCode）误差检验码（Error-detectingCodes）纠错码（Error-correctingCodes）字符、数字代码（AlphanumericCodes）BCD(BinaryCodedDecimal)码是一种至少用四位二进制编码表示一位十进制数的代码。BCD码仅表示十进制数的十个数码，即0~9，所以有些码是禁用码。BCD码的特点：◆BCD码是用二进制码表示十进制0-9这十个状态;◆BCD码是一种人为选定的代码，有许多种编码方案：◆有些BCD码为恒权码，如：8421、2421、5421码等;◆有些BCD码为变权码，如：余3码、余3循环码等。二、常用编码1.二-十进制码（BCD）几种常见的二-十进制码编码种类十进制数二进制8421-BCD2421-BCD余3码余3循环码012345678900000001001000110100010101100111100010010000000100100011010001010110011110001001000000010010001101001011110011011110111100110100010101100111100010011010101111000010011001110101010011001101111111101010权84212421非恒权码变权码8421码+0011十进制4位二进制4位典型格雷码000000000100010001200100011300110010401000110501010111601100101701110100810001100910011101101010111111101111101211001010131101101114111010011511111000表14位典型格雷码与二进制码余3循环码2.格雷码格雷码是一种无权码，其特点是任意两个相邻码组之间只有一位码元不同。典型的n位格雷码中，0和最大数（2n-1）之间也只有一位码元不同。因此它是一种循环码。与普通二进制码相比，格雷码在传输过程中引起的误差较小，因为相邻码组中仅有一位码元不同，这样可减小逻辑上的差错，避免可能存在的瞬间模糊状态，所以它是错误最小化代码。

表2常用4位格雷码与8421-BCD码比较十进制数8421BCD码典型格雷码修改格雷码格雷码1格雷码2000000000001000000000100010001011000010001200100011011100110011300110010010100100010401000110010001100110501010111110011100111601100101110110100101701110100111110110100810001100111010011100910011101101010001000B3B2B1B0G3G2G1G0

由于存在干扰，二进制信息在传输过程中会出现错误。为发现并纠正错误，提高数字设备的抗干扰能力，必须使代码具有发现错误并纠正的能力，这种代码称为误差检验码（

Error-detectingCodes）。

最常用的误差检验码为奇偶校验码。它的编码方法是在信息码组外增加一位监督码元，增加监督码元后，使得整个码组中“1”码元的数目为奇数或为偶数。若为奇数，称为奇校验码(Oddparity)；若为偶数，称为偶校验码(Evenparity)。3.误差检验码(Error-detectingCodes)信息码奇校验码偶校验码000001000000000100010000110001200100001010010300111001100011401000010010100501011010100101601101011000110701110011110111810000100011000910011100101001表38421BCD码奇偶校验码示例奇/偶校验码工程示例：010010010110111…偶校验数据发送端数据接收端01001

00100

10111…Error!奇/偶校验码的特点：奇偶校验码可以检测单向单错。奇偶校验码中，信息码和校验码是可以分离的，故称为可分离码。无需任何附加电路可以从收到的奇偶校验码中取得信息码，从而简化了译码过程。

作答填空题5分–

1815.11~1864，英格兰人，19世纪最重要的数学家之一–

1847年出版了《逻辑的数学分析》，第一次对符号逻辑贡献–

1854年出版了《思维规律的研究》，全面介绍了逻辑代数谁家学霸两百年——从布尔代数到人工智能布尔（GeorgeBoole）–

把逻辑简化成极为容易和简单的一种代数–

对适当材料的“推理”，转化为公式表示的初等运算–

如今布尔发明的逻辑代数已经成为纯数学的一个主要分支布尔代数（逻辑代数）逻辑代数系统逻辑代数是一个由逻辑变量集K，常量0和1以及“与”、“或”、“非”3种基本运算构成的一个封闭的代数系统，记为L={K,+,•,-,0,1}。它是一个二值代数系统。常量0和1表示真和假，无大小之分。

在逻辑代数中的变量称为逻辑变量，通常用字母A、B、C等表示。逻辑变量的取值只有两种：“1”或“0”。这里的“1”和“0”并不表示数量的大小，而是表示完全对立的两种状态。图1“0”“1”含义√×一、三种基本运算1.逻辑变量与逻辑函数图2举重裁判电路如图2所示为一个举重裁判电路

若以逻辑变量作为输入，以运算结果作为输出，那么当输入变量的取值确定之后，输出的取值便随之而定。因此，输出与输入之间乃是一种函数关系。这种函数关系称为逻辑函数，写作Y=F（A，B，C…)。

逻辑代数的基本运算有与(AND)、或(OR)、非(NOT)三种。它们各自的含义如图3中（a）、（b）、（c）所示。

若把开关闭合作为条件，把灯亮作为结果，那么图中的三个电路代表了三种不同的因果关系：逻辑与、逻辑或、逻辑非。图3与、或、非说明电路2.逻辑代数中的三种基本运算逻辑与，也叫逻辑相乘：表示只有决定事物结果的全部条件同时具备时，结果才会发生。记作：Y=AANDB或Y=A·B或Y=AB。表2“与”逻辑真值表开关A的状态开关B的状态灯F的状态断开断开不亮断开闭合不亮闭合断开不亮

闭合闭合亮表1“与”逻辑状态表ABF000010100111国家标准符号国际标准符号逻辑或，也叫逻辑相加：表示决定事物结果的条件中只要有任何一个满足，结果就会发生。记作:Y=AORB或Y=A+B。表4“或”逻辑真值表开关A的状态开关B的状态灯F的状态断开断开不亮断开闭合亮闭合断开亮

闭合闭合亮表3“或”逻辑状态表ABF000011101111国家标准符号国际标准符号逻辑非，也叫逻辑求反：表示只要条件具备了，结果就不会发生，否则结果一定发生。记做：或NOTA。表6“非”逻辑真值表开关A的状态灯F的状态断开亮

闭合不亮表5“非”逻辑状态表AF0110国家标准符号国际标准符号表7“与非”逻辑真值表1.与非（NAND）国家标准国际标准ABF001011101110表8“或非”逻辑真值表2.或非（NOR）ABF001010100110国家标准国际标准3.与或非（AND-NOR）国家标准国际标准

二.

常见的复合逻辑运算4位超前进位加法器74LS283的电路图三、两种特殊逻辑运算

1.异或运算输入不同，输出为1；输入相同，输出为0。AB000011101110表10“异或”逻辑真值表表达式为国家标准符号国际标准符号

三、两种特殊逻辑运算

2.同或运算输入相同，输出为1；输入不同，输出为0。

AB001010100111表9“同或”逻辑真值表表达式为国际标准符号国家标准符号显然，有

解答：由真值表对比不难推出：由归纳法可得出推论：偶数个变量同或的结果与异或的结果互非；奇数个变量同或的结果与异或的结果相等。ABCA⊙B⊙CA⊕B⊕C0000000111010110110010011101001100011111

3.异或运算应用实例—数据加密加密数据输出端明文：01001110101…1011101密钥：10100010101…0100110密文：11101100000…1111011加密数据接收端密文：11101100000…1111011密钥：10100010101…0100110明文：01001110101…1011101四、逻辑函数的描述方法逻辑表达式（logicfunction）真值表（truthtable）逻辑电路图(logicdiagram)卡诺图(KarnaughMap)波形图/时序图(waveform)语言描述（description）1.逻辑表达式（logicfunction）

用与、或、非等逻辑运算表示逻辑关系的代数式叫逻辑函数表达式或简称函数式。2.真值表（truthtable）

将输入变量所有的取值对应的输出值找出来，列成表格，即可得真值表。（3）真值表还可作为判断两函数是否相等的依据。（2）同一逻辑函数的真值表具有唯一性。（1）所有的输入的组合不可遗漏，也不可重复；输入组合最好按二进制数递增的顺序排列（完整性）。列真值表时，需注意以下几点：ABCY100000101001110010111011100000111ABCY200000101001110010111011100000111Y1=Y2，即A·(B+C)==A·B+A·C1：试列出Y1=A·(B+C)的真值表。2：试列出Y2=A·B+A·C的真值表。已知某逻辑函数的真值表如下所示，试写出其逻辑函数式。ABCY00000101001110010111011101101001从真值表写出逻辑函数的一般方法：找出真值表中使逻辑函数Y＝1的那些输入变量取值的组合；每组输入变量取值的组合对应一个乘积项，其中取值为1的写入原变量，取值为0的写入反变量；将这些乘积项相或（加），即可得逻辑函数式。解：3.逻辑电路图(logicdiagram)

用代表逻辑运算的逻辑门符号所构成的逻辑关系图形，叫逻辑电路图，简称逻辑图。

请画出的逻辑电路图。

4.卡诺图(KarnaughMap)

卡诺图是由美国工程师卡诺首先提出的一种用来描述逻辑函数的特殊方格图。在这个方格图中，每个小方格代表逻辑函数的一个最小项，而且几何相邻的小方格具有逻辑相邻性，即两相邻小方格所代表的最小项只有一个变量取值不同。5.波形图/时序图(waveform/timingdiagram)

指各个逻辑变量的逻辑值随时间变化的规律图。ABCY试画出举重裁判电路的波形图。6.硬件语言描述7.各种描述方法相互转换示例波形图真值表对应真值表输入输出CIABSCO0000000110010100110110010101011100111111逻辑电路图逻辑函数表达式真值表

输入输出ABSCO0000011010101101五、基本公式和定理1.逻辑代数的公理

2.

逻辑代数的基本公式

AB0011011110111100

【证明】

由真值表的唯一性，可知：1.若两个逻辑函数具有完全相同的真值表，则这两个逻辑函数相等。证明以上定律的基本方法均采用真值表法。2.逻辑代数与普通代数是不同的。注3.

逻辑代数的常用公式（吸收律）

逻辑代数基本定律总结表定律名称公式0－1律自等律重叠律互补律交换律结合律分配律还原律反演律吸收律（一）吸收率（二）吸收率（三）吸收率（四）（1）

代入定理

所谓代入定理，是指在任何一个包含变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式仍然成立。试用代入定理证明De.Morgan定理也适用于多变量的情况。即：4.

逻辑代数的三个重要规则

【证明】在前一讲中，由真值表相等已证明两变量De.Morgan定理成立，即有：令B=A2+A3，且将其代入式（3），依据代入定理，则有：（5）式说明（1）式的三变量De.Morgan定理也成立，以此类推，可知（1）式成立。同理可依据（4）式证明（2）式也成立。【证毕】

所谓反演定理，是指对于任意一个逻辑式Y，若将其中所有的“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，则得到的结果就是。已知，求。（2）反演定理

【解】

ABCD提交单选题1分已知，求。依据反演定理规则可得Y的反演式：再用De.Morgan定理展开：使用反演定理求逻辑函数的反演式时，不在单个变量上的非号应保留。

ABCD提交1.已知，求Y的反函数。

多选题5分若两逻辑式相等，则它们的对偶式也相等，这就是对偶定理。

所谓对偶式，即：对于任何一个逻辑式Y，若将其中的“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，则可得到一个新的逻辑式Y*，Y*即为Y的对偶式，或者Y与Y*互为对偶式。（3）对偶定理

依据对偶定理规则可得Y的对偶式：

再用De.Morgan定理展开：

2.已知，求Y的对偶式。

ABCD提交

多选题1分逻辑代数基本定律中的对偶定理定律名称公式0－1律自等律重叠律互补律交换律结合律分配律还原律反演律吸收律（一）吸收率（二）吸收率（三）吸收率（四）证明该基本公式成立：

证明两个逻辑式相等，有时可通过证明它们的对偶式相等来完成，因为有些情况下证明其对偶式相等更加容易。【证明】由逻辑代数基本公式——吸收率（4）可知：则依据求对偶式规则可知：则由对偶式定理可知（1）式成立.【证毕】六、逻辑函数的两种标准形式1.最小项与最大项

在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，则称m为该组变量的最小项。对三变量逻辑函数

最小项使最小项为1的变量取值对应的十进制数编号00000101001110010111011101234567m0m1m2m3m4m5m6m7表1三变量最小项编号表对四变量逻辑函数

在n变量函数中，若M为n个变量之和，且这n个变量均以原变量或反变量的形式在M中出现一次，则称M为该组变量的最大项。

最大项使最大项为0的变量取值对应的十进制数编号00000101001110010111011101234567M0M1M2M3M4M5M6M7表2三变量最大项编号表++++++++++++++++思考：最大项与最小项之间存在什么关系？表3三变量最小项与最大项对比表

（1）“最小项之和”形式2.逻辑函数的两种标准形式

逻辑函数的“最小项之和”形式，也称标准“与-或”表达式。利用基本公式，可将任何一个逻辑函数化为最小项之和的标准形式。

【解】

逻辑函数的“最大项之积”形式，也称标准“或-与”表达式。【证明】因为任何一个逻辑函数均可以化成“最小项之和”的形式，则n变量逻辑函数可以表示为：（2）“最大项之积”形式求证：任何一个逻辑函数都可以化成最大项之积的标准形式。试将逻辑函数化为“最大项之积”的标准形式。

思考题1.对于n个变量的函数，任意两个最小项的乘积是多少？全体最小项之和是多少？2.对于n个变量的函数，任意两个最大项之和是多少？全体最大项之积是多少？3.已知，试写出其最大项之积的表达式。

逻辑简化对降低成本有直接的意义整个电路的功耗也相应减少提高了整个电路的工作速度逻辑化简的意义消去多余的乘积项和每个乘积项中多余的因子，以得到逻辑函数式的最简形式。逻辑简化的目的要求简化的结果与－或式中与项最少且每项的变量最少，该标准对应于电路就是所用的门最少，且每个门的输入端最少。逻辑简化的标准

利用公式可将两项合并为一项。一、代数化简法1.并项法试用并项法化简下列逻辑函数：

2.吸收法试用吸收法化简下列逻辑函数：

3.消项法试用消项法化简下列逻辑函数：

利用公式将BC或BCD…消去。

4.消因子法试用消因子法化简下列逻辑函数：

利用公式可将中的消去。

(1)根据基本公式可添加重复项进行化简。5.配项法试化简逻辑函数

(2)根据基本公式中的可以在函数式中的某一项上乘以进行化简。注：代数化简的结果不一定惟一。

在化简复杂逻辑时，往往将多个公式综合在一起灵活使用。6.综合法试化简下列逻辑函数：

注：代数化简的结果不一定惟一。7400集成芯片管脚图二、指定器件的逻辑函数变换本章中讲解的各种逻辑门一般都已有商用集成芯片与之对应。常用集成门电路芯片列表ICNO.DescriptionPINs7400Quad2-inputNANDgates147402Quad2-inputNORgates147404Hexinverters147408Quad2-inputANDgates147410Triple3-inputNANDgates147427Triple3-inputNORgates147432Quad2-inputORgates147486,74386QuadEX-ORgates1474135QuadEX-OR/NORgates14

用门电路实现逻辑函数时，需要使用与门、或门、非门、与或非门等器件，究竟将函数式变换成什么形式，要视所提供的商用集成芯片功能而定。(De.Morgan定理)(还原率)(De.Morgan定理)将逻辑函数化为“与非－与非”形式。将最简与－或式直接变换为其他类型的逻辑式时，得到的结果不一

定也是最简的。试用或非门画出函数的逻辑图。(De.Morgan定理)(还原率)

用1片7402即可实现该电路。注1.

将逻辑函数化为与非与非的形式。

三、逻辑函数变换专题练习2.

将逻辑函数化为或非或非的形式。

1953年，贝尔实验室的电信工程师莫里斯·卡诺在维奇图的基础上改进发明了卡诺图，使得逻辑函数的化简相较代数法变得简单且直观，从而在数字逻辑设计等领域中得到了广泛应用。卡诺图（KarnaughMap)——是由美国工程师卡诺首先提出的一种用来描述逻辑函数的特殊方格图。三、卡诺图化简卡诺图由若干个小方格组成，每个小方格代表逻辑函数的一个最小项；且几何相邻的小方格具有逻辑相邻性，即两相邻小方格所代表的最小项只有一个变量取值不同。四变量卡诺图二变量卡诺图三变量卡诺图1.逻辑函数的卡诺图表示卡诺图的特点卡诺图中的小方格数等于最小项总数，若逻辑函数的变量数为n，则小方格数为2n个。卡诺图行列两侧标注的0和1表示使对应方格内最小项为1的变量取值。同时，这些0和1组成的二进制数大小就是对应最小项的编号。此外，在卡诺图中，几何相邻的最小项具有逻辑相邻性，因此，变量的取值不能按照二进制数的顺序排列，必须按循环码排列。卡诺图是一个上下、左右闭合的图形，即不但紧挨着的方格是相邻的，而且上下、左右相对应的方格也是相邻的。如何依据卡诺图写出多变量格雷码？4位典型格雷码0000000100110010011001110101010011001101111111101010101110011000ABCD00011110

00011110卡诺图化简的基本步骤:Step1.得到函数的真值表或将函数化为最小项之和的标准形式；Step2.画出函数的卡诺图；Step3.合并最小项（即“画圈”）；“画圈”规则：“1”格一个也不能漏，否则表达式与函数不等；“1”格允许被一个以上的圈包围，因为A+A=A；圈的个数应尽可能少，因为一个圈对应一个与项，即与项最少；圈的面积越大越好，但必须为2k个方格。这是因为圈越大，消去的变量就越多，与项中的变量数就越少。每个圈至少应包含一个新的“1”格，否则这个圈是多余的，即增加了冗余项；2.用卡诺图化简逻辑函数用卡诺图化简函数①将函数F化为最小项之和的形式如下：

②画出函数F的卡诺图如右：③合并最小项如下：所以，卡诺图化简结果为：ABCD00011110

00011110

1.利用卡诺图对进行逻辑函数化简，其最简与或式为（）。

ABCD提交

单选题5分

约束项——在某些情况下，输入变量的取值不是任意的。当限制某些输入变量的取值不能出现时，可以用它们对应的最小项恒等于0来表示。这些恒等于0的最小项叫约束项。

如：用A、B、C分别表示一台电机正转（A=1）、反转（B=1）、停止（C=1），则其正常工作状态仅有以下三种：

其余各项即为约束项，可写作：

四、具有无关项的逻辑函数化简

任意项——有时输入变量的某些取值是1还是0皆可，并不影响电路的功能。在这些变量取值下，其值等于1的那些最小项称为任意项。

如：对8421-BCD码而言，输出的有效码为0000～1001，其余六个代码1010～1111则为其禁用码。若能在输入禁用码时给出输入错误指示（如示警LED灯亮或蜂鸣器发出声响），则这些输入对应的输出是‘0’或‘1’已不重要，即可当任意项进行处理。

无关项——约束项和任意项统称为逻辑函数中的无关项。“无关”指是否将这些最小项写入逻辑函数式无关紧要，在卡诺图中用“×”表示无关项。在化简逻辑函数时，可认为它是1，也可认为它是0。

化简具有无关项的逻辑函数时，如果能合理利用这些无关项，一般都可以得到更加简单的化简结果。合并最小项时，究竟把卡诺图上的“×”作为1还是0，应以得到的相邻最小项矩形组合最大，而且矩形组合数目最小为原则。试化简逻辑函数已知约束条件为：ABCD00011110

00011110

试用卡诺图化简逻辑函数

或

此例有两种解法，从原理而言，两种解法均正确，但就“最简”原则而言，只有一种解法最简单、最可取。因此，在考虑卡诺图化简不唯一性的同时，还应考虑“最简”原则。由上例可得出什么结论和启示？

ABCD提交单选题1分由加法器、译码器、数据选择器、计数器等构成的只能实现某种单一逻辑功能的电路，称为逻辑功能模块。将若干逻辑功能模块组合，并按一定规则处理和传输数字信号的设备，称为数字系统。比如数字通信设备、图像处理设备、通用计算机等。一、数字系统设计方法图10.1.1传统数字系统设计方法自底向上图10.1.2现代数字系统设计方法自顶向下可编程逻辑器件PLD实现载体硬件描述语言HDL设计手段EDA软件设计平台专用集成电路ASIC片上系统SOC目标器件

电子设计自动化（electronicdesignautomation，EDA）是20世纪90年代初发展起来的，面向数字系统设计和集成电路设计的一门新技术。二、数字系统EDA技术可编程逻辑器件PLD实现载体硬件描述语言HDL设计手段EDA软件设计平台专用集成电路ASIC片上系统SOC目标器件1.

EDA软件PLD厂商针对自己公司产品提供的集成开发环境Altera公司的QuartusIIXilinx公司的ISELattice公司的Diamond等第三方专业EDA公司提供的仿真、综合以及时序分析工具软件

仿真软件用于对设计代码进行测试，验证设计的正确性。如：Mentor公司开发的Modelsim

综合软件用于对设计输入进行逻辑分析、综合和优化，将高级的设计描述转换为网表文件。如：SynplifyPro、Examplar、FPGACompilerII可编程逻辑器件PLD实现载体硬件描述语言HDL设计手段EDA软件设计平台专用集成电路ASIC片上系统SOC目标器件2.硬件描述语言01设计输入0305020406功能仿真逻辑综合逻辑映射时序仿真编程下载器件测试

设计输入：一般采用VHDL或者VerilogHDL在算法级对系统进行行为描述，也可以直接进行电路结构描述。通常以源文件的形式保存。可编程逻辑器件PLD实现载体硬件描述语言HDL设计手段EDA软件设计平台专用集成电路ASIC片上系统SOC目标器件01设计输入0305020406功能仿真逻辑综合逻辑映射时序仿真编程下载器件测试功能仿真：也称为前仿真，将源文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确。2.硬件描述语言可编程逻辑器件PLD实现载体硬件描述语言HDL设计手段EDA软件设计平台专用集成电路ASIC片上系统SOC目标器件01设计输入0305020406功能仿真逻辑综合逻辑映射时序仿真编程下载器件测试逻辑综合：将源文件调入逻辑综合软件进行综合，即将源文件代码综合成门级电路网表文件。这一步是将高层次的语言描述自动转化为硬件电路的关键步骤。2.硬件描述语言可编程逻辑器件PLD实现载体硬件描述语言HDL设计手段EDA软件设计平台专用集成电路ASIC片上系统SOC目标器件01设计输入0305020406功能仿真逻辑综合逻辑映射时序仿真编程下载器件测试逻辑映射：将综合后得到的电路网表文件针对某一具体的目标器件进行逻辑映射操作，把设计好的逻辑植入所选的可编程逻辑器件内。2.硬件描述语言可编程逻辑器件PLD实现载体硬件描述语言HDL设计手段EDA软件设计平台专用集成电路ASIC片上系统SOC目标器件01设计输入0305020406功能仿真逻辑综合逻辑映射时序仿真编程下载器件测试时序仿真：也称为后仿真，需要利用在逻辑映射中获得的包括器件实际硬件特性的精确参数，用仿真软件验证电路的时序。2.硬件描述语言可编程逻辑器件PLD实现载体硬件描述语言HDL设计手段EDA软件设计平台专用集成电路ASIC片上系统SOC目标器件01设计输入0305020406功能仿真逻辑综合逻辑映射时序仿真编程下载器件测试编程下载：确认仿真无误后，将文件下载到实际的目标芯片中。2.硬件描述语言可编程逻辑器件PLD实现载体硬件描述语言HDL设计手段EDA软件设计平台专用集成电路ASIC片上系统SOC目标器件01设计输入0305020406功能仿真逻辑综合逻辑映射时序仿真编程下载器件测试器件测试：利用实验手段测试器件的最终功能和性能指标。2.硬件描述语言硬件描述语言:以文本形式描述数字系统硬件的结构和行为，是设计硬件时使用的语言。类似于高级程序设计语言。1.定义基于HDL语言撰写的文档易于存储和修改便于不同设计人员之间进行技术交流易被计算机识别和处理三、VerilogHDL语言基础2.

HDL工具功能逻辑仿真:用计算机仿真软件对数字逻辑电路的结构和行为进行预测，仿真器对HDL描述进行解释，以文本形式或时序波形图形式给出电路的输出。逻辑综合:从HDL描述的数字逻辑电路模型中导出电路基本元件列表以及元件之间的连接关系的过程。模块是VerilogHDL的基本描述单位；VerilogHDL使用一个或多个模块对数字电路建模；一个模块可以包含整个设计模型或者设计模型的一部分；每个模块实现特定的