大面积碲化钼薄膜制备技术与电学性能调控的深度剖析

一、引言1.1研究背景与意义在当今半导体技术飞速发展的时代，新型半导体材料的研究与应用成为推动电子信息产业进步的关键力量。碲化钼（MoTe₂）薄膜作为一种极具潜力的二维层状半导体材料，近年来在学术界和产业界引起了广泛关注，其在集成电路、自旋电子器件等众多领域展现出了令人瞩目的应用前景。在集成电路领域，随着摩尔定律逐渐逼近物理极限，传统硅基半导体材料在进一步缩小器件尺寸、提高性能方面面临着诸多挑战。而碲化钼薄膜凭借其独特的原子结构和优异的电学性能，为解决这些问题提供了新的思路。其原子级厚度的二维结构能够有效抑制短沟道效应，使得在保持较高载流子迁移率的同时，实现器件尺寸的进一步缩小，有望为下一代高性能、低功耗集成电路的发展奠定基础。北京大学叶堉研究员课题组提出利用相变和重结晶过程制备晶圆尺寸单晶半导体相碲化钼（MoTe₂）薄膜的新方法，以该薄膜为沟道材料，结合相变工程方法制备的大面积1T'/2H/1T'相面内异质结场效应晶体管阵列，器件体现出100%的良率，并具有很好的电学性能，且其电学性能表现出很好的均一性，展示了碲化钼薄膜在集成电路应用中的潜力。在自旋电子器件领域，碲化钼薄膜同样展现出独特的优势。与传统电子器件仅利用电子的电荷属性不同，自旋电子器件利用电子的自旋属性来存储和处理信息，具有更高的存储密度、更快的处理速度和更低的能耗。碲化钼薄膜中存在的巨大自旋霍尔角和室温下长距强自旋扩散现象，使其成为构建高性能自旋电子器件的理想材料。苏州大学的邹贵付团队实现了厘米级单斜二碲化钼单层的生长，温度依赖的电学测量和传输特性曲线进一步阐释了单斜二碲化钼具有典型的半金属特性，为自旋电子器件的构筑提供了重要的材料基础。然而，要实现碲化钼薄膜在这些领域的广泛应用，大面积制备和电学性能调控是必须攻克的关键难题。目前，虽然已经发展了多种制备碲化钼薄膜的方法，如化学气相沉积（CVD）、分子束外延（MBE）等，但这些方法在实现大面积、高质量薄膜制备方面仍存在一定的局限性。例如，CVD法制备的薄膜可能存在晶界、缺陷等问题，影响薄膜的电学性能和器件的均一性；MBE法虽然能够制备高质量的薄膜，但设备昂贵、制备效率低，难以满足大规模生产的需求。同时，碲化钼薄膜的电学性能受到多种因素的影响，如薄膜的晶体结构、缺陷密度、掺杂种类和浓度等。如何精确调控这些因素，实现对碲化钼薄膜电学性能的有效控制，也是目前研究的重点和难点。北京大学物理学院凝聚态物理与材料物理研究所、纳光电子前沿科学中心、人工微结构和介观物理国家重点实验室叶堉课题组与合作者提出的共溅射掺杂技术，虽在二维半导体碲化钼薄膜中实现精准地空穴导电（p型）或电子导电（n型）的二维半导体掺杂技术，但在实际应用中，仍需要进一步优化和完善，以满足不同器件对电学性能的严格要求。本研究旨在深入探索大面积碲化钼薄膜的制备方法，系统研究其电学性能调控机制，为碲化钼薄膜在半导体领域的实际应用提供理论支持和技术指导。通过优化制备工艺，有望获得大面积、高质量的碲化钼薄膜，提高其在集成电路中的集成度和性能稳定性；通过精确调控电学性能，能够满足自旋电子器件等对材料电学特性的特定需求，推动自旋电子学的发展。本研究对于拓展碲化钼薄膜的应用领域、促进半导体技术的创新发展具有重要的科学意义和实际应用价值。1.2碲化钼薄膜概述碲化钼（MoTe₂）是一种由钼（Mo）和碲（Te）两种元素构成的化合物，化学式为MoTe₂，其晶体结构属于典型的层状结构，每个钼原子被碲原子组成的层状结构包裹。这种独特的层状结构使得碲化钼在二维材料家族中占据着独特的地位，展现出与传统三维材料截然不同的物理性质。从晶体结构来看，碲化钼存在多种相结构，其中最为常见的是2H相和1T'相。2H相的碲化钼具有半导体性质，其晶体结构中，钼原子位于三棱柱配位的中心，被上下两层碲原子以六边形的方式紧密排列包围，这种结构赋予了2H相MoTe₂相对稳定的电学性能和独特的光学性质。单层2H相MoTe₂具有约1.1eV的直接带隙，这一特性使其在光电器件领域具有潜在的应用价值，如可用于制备近红外光子探测器、发光二极管等。郑州大学材料科学与工程学院国家低碳环保材料智能设计国际联合研究中心邵国胜教授团队姚志强教授课题组制备的单层半导体相结构的碲化钼原子晶体（2H-MoTe₂）就具有最窄的直接带隙1.1eV，是过渡金属硫属化合物（TMDC）家族中唯一适用于近红外光子和光电子器件构建的二维材料。而1T'相的碲化钼则表现出金属性，在其晶体结构中，钼原子处于八面体配位环境，这种结构使得电子在其中的传导更加自由，导致材料具有良好的导电性。1T'相MoTe₂具有较高的载流子迁移率，在一些需要高导电性的应用场景中，如高速电子器件的电极材料、超导器件的连接材料等，具有潜在的应用前景。然而，2H相与1T'相之间的基态能级差仅为35meV，这使得在外界条件（如温度、应力、电场等）发生微小变化时，碲化钼的相结构容易发生转变，即2H→1T'相变。这种相变特性既为材料性能的调控提供了新的途径，也对材料的稳定性和应用带来了一定的挑战。在特性方面，碲化钼薄膜除了具有上述因相结构不同而产生的电学特性差异外，还展现出优异的光学特性。由于其原子级的厚度和二维结构，碲化钼对光的吸收和发射表现出强烈的量子限域效应。在光吸收方面，它能够在特定波长范围内实现高效的光吸收，这使得碲化钼薄膜在光探测器、光电传感器等光电器件中具有重要的应用价值。在光发射方面，通过适当的激发和调控，碲化钼可以发射出特定波长的光，为新型发光器件的研发提供了可能。此外，碲化钼薄膜还具有良好的机械柔韧性。这一特性使得它可以被应用于柔性电子器件中，如可穿戴设备、柔性显示屏等。在柔性电子领域，材料需要具备能够承受弯曲、拉伸等机械变形而不失去其原有性能的能力，碲化钼薄膜的机械柔韧性使其能够满足这一要求，为柔性电子器件的发展提供了新的材料选择。在不同领域的应用中，碲化钼薄膜展现出了显著的优势与潜力。在电子器件领域，如前所述，其独特的电学性能使其有望成为下一代高性能晶体管的理想沟道材料。由于二维结构能够有效抑制短沟道效应，基于碲化钼薄膜制备的晶体管可以在保持较高载流子迁移率的同时，实现更小的器件尺寸，从而提高集成电路的性能和集成度。北京大学叶堉研究员课题组利用相变和重结晶过程制备的晶圆尺寸单晶半导体相碲化钼（MoTe₂）薄膜，以该薄膜为沟道材料制备的大面积1T'/2H/1T'相面内异质结场效应晶体管阵列，体现出100%的良率和良好的电学性能均一性，展示了碲化钼薄膜在集成电路应用中的巨大潜力。在自旋电子器件领域，碲化钼薄膜的优势更加突出。其内部存在的巨大自旋霍尔角和室温下长距强自旋扩散现象，使得电子的自旋属性能够得到有效的利用。通过对碲化钼薄膜进行适当的设计和调控，可以构建出具有高性能的自旋电子器件，如自旋晶体管、自旋逻辑器件、自旋存储器件等。这些器件有望打破传统电子器件仅利用电子电荷属性的局限，实现更高的存储密度、更快的处理速度和更低的能耗，为未来信息技术的发展带来新的突破。苏州大学的邹贵付团队实现的厘米级单斜二碲化钼单层生长，通过对其电学性能的研究，进一步阐释了单斜二碲化钼具有典型的半金属特性，为自旋电子器件的构筑提供了重要的材料基础。在能源领域，碲化钼薄膜也展现出了潜在的应用价值。例如，在太阳能电池方面，其良好的光吸收特性和电学性能使其有可能成为提高太阳能电池光电转换效率的关键材料。通过优化碲化钼薄膜的制备工艺和器件结构，可以实现对太阳能光谱的更有效利用，提高太阳能电池的性能。在热电领域，碲化钼的独特晶体结构和电子特性使其具有一定的热电转换潜力，有望用于制备高效的热电材料，实现热能与电能之间的直接转换，为能源的高效利用和回收提供新的途径。1.3研究目标与内容本研究旨在探索高效的大面积碲化钼薄膜制备方法，深入研究其电学性能调控机制，为碲化钼薄膜在半导体器件中的应用提供坚实的理论基础和可行的技术方案。具体研究目标如下：制备大面积高质量碲化钼薄膜：通过对比化学气相沉积（CVD）、分子束外延（MBE）、磁控溅射等多种制备方法，优化制备工艺参数，获得大面积、均匀性好、缺陷密度低的碲化钼薄膜。薄膜面积需达到一定规模，以满足大规模集成电路制备的需求，同时确保薄膜的晶体结构完整，相纯度高，为后续电学性能研究提供优质材料。揭示电学性能调控机制：系统研究碲化钼薄膜电学性能与晶体结构、缺陷密度、掺杂种类和浓度等因素之间的内在联系，深入分析不同因素对载流子迁移率、电导率、带隙等电学参数的影响规律，建立起全面的电学性能调控理论模型，为精确调控碲化钼薄膜电学性能提供理论指导。实现电学性能的精准调控：基于上述研究成果，开发出有效的电学性能调控技术，通过精确控制制备工艺和掺杂过程，实现对碲化钼薄膜电学性能的精准调控，使其电学性能满足不同半导体器件的应用需求，如在集成电路中实现高载流子迁移率和低功耗，在自旋电子器件中实现特定的自旋相关电学特性。围绕以上研究目标，本研究的具体内容包括：碲化钼薄膜制备方法对比研究：详细阐述化学气相沉积（CVD）、分子束外延（MBE）、磁控溅射等制备方法的原理和工艺流程，分析每种方法在制备大面积碲化钼薄膜时的优缺点。通过实验对比不同方法制备的薄膜在表面形貌、晶体结构、相纯度等方面的差异，确定适合大面积制备的最佳方法，并对该方法的工艺参数进行深入优化，如CVD法中的反应温度、气体流量、沉积时间等，以获得高质量的碲化钼薄膜。电学性能影响因素分析：研究碲化钼薄膜的晶体结构对电学性能的影响，分析不同相结构（2H相和1T'相）的电子结构和能带特性，以及相结构转变对电学性能的影响机制。通过实验和理论计算，探讨缺陷密度对载流子散射的影响，研究如何通过优化制备工艺降低缺陷密度，提高载流子迁移率。深入研究掺杂种类和浓度对碲化钼薄膜电学性能的调控作用，采用共溅射掺杂、离子注入等方法，精确控制掺杂过程，分析不同掺杂元素和浓度下薄膜的电学参数变化规律。电学性能调控技术开发：基于对电学性能影响因素的研究，开发出一系列电学性能调控技术。例如，通过控制生长条件实现对碲化钼薄膜相结构的精确调控，制备出具有特定相结构和相分布的薄膜；利用精确的掺杂技术，实现对薄膜载流子类型和浓度的精准控制，制备出p型和n型碲化钼薄膜；探索通过施加外部电场、磁场等手段对薄膜电学性能进行调控的方法，拓展电学性能调控的途径和范围。器件应用研究：将制备的大面积碲化钼薄膜应用于场效应晶体管、自旋电子器件等半导体器件中，研究薄膜电学性能对器件性能的影响。通过优化薄膜电学性能和器件结构，提高器件的性能指标，如场效应晶体管的开关比、载流子迁移率，自旋电子器件的自旋注入效率、自旋弛豫时间等，展示碲化钼薄膜在半导体器件中的应用潜力。二、大面积碲化钼薄膜制备技术2.1常见制备技术原理与流程2.1.1化学气相沉积法（CVD）化学气相沉积法（CVD）作为一种广泛应用于材料制备领域的技术，在大面积碲化钼薄膜的制备中展现出独特的优势。其基本原理是基于气态的碲源和钼源在高温和催化剂的协同作用下发生分解反应，分解后的原子或分子在衬底表面进行化学反应并沉积，从而逐步生长形成碲化钼薄膜。在CVD法制备碲化钼薄膜的过程中，前驱体的选择至关重要。常用的钼源有六羰基钼（Mo(CO)₆），其具有较高的挥发性，在较低温度下就能气化，便于引入反应体系。碲源则多选用二乙基碲（DETe），它同样具有良好的挥发性，能够在气相中稳定存在并参与后续反应。这些前驱体在载气（如氩气、氢气等）的携带下，被输送至反应室中。反应温度是影响薄膜生长的关键工艺参数之一。一般来说，CVD法制备碲化钼薄膜的反应温度通常在500-800℃的范围内。当温度较低时，前驱体的分解速率较慢，原子在衬底表面的迁移率也较低，这会导致薄膜生长速率缓慢，且可能出现结晶质量不佳的情况。例如，在500℃以下进行反应时，薄膜中的晶粒尺寸较小，晶界较多，这会影响薄膜的电学性能，使得载流子在传输过程中受到更多的散射，从而降低载流子迁移率。随着温度升高，前驱体分解速率加快，原子迁移率提高，薄膜生长速率加快，结晶质量也会得到改善。但如果温度过高，超过800℃，可能会导致衬底与薄膜之间的热应力过大，使薄膜产生裂纹，同时也可能引发不必要的副反应，影响薄膜的纯度和性能。气体流量对薄膜生长也有着重要影响。载气流量的大小直接影响着前驱体在反应室中的浓度分布和传输速率。当载气流量过小时，前驱体在反应室中的扩散速度较慢，容易在局部区域形成过高的浓度，导致薄膜生长不均匀，可能出现薄膜厚度不一致、表面粗糙度增加等问题。反之，若载气流量过大，前驱体在反应室中的停留时间过短，来不及充分反应就被带出反应室，会导致薄膜生长速率降低，甚至无法形成连续的薄膜。对于碲源和钼源的流量比例也需要精确控制。如果碲源流量相对钼源过大，可能会导致薄膜中碲含量过高，出现碲的富集相，影响薄膜的电学性能；反之，若钼源流量过大，则可能使薄膜中钼含量偏高，同样会对薄膜的性能产生不利影响。在生长过程中，气态的碲源和钼源首先在高温作用下分解为碲原子和钼原子。这些原子在衬底表面吸附，并通过表面扩散逐渐聚集形成碲化钼的晶核。随着反应的进行，晶核不断吸收周围的原子，逐渐长大并相互连接，最终形成连续的碲化钼薄膜。在这个过程中，催化剂的存在可以降低反应的活化能，促进前驱体的分解和原子的表面扩散，从而提高薄膜的生长速率和质量。但催化剂的选择和用量也需要谨慎考虑，不合适的催化剂或用量不当可能会引入杂质，影响薄膜的性能。2.1.2分子前驱体锚定法分子前驱体锚定法是一种新兴的用于制备大面积碲化钼薄膜的方法，其原理基于对薄膜生长过程中奥斯特瓦尔德熟化现象的有效抑制。在传统的薄膜生长过程中，尤其是在二维材料的生长中，奥斯特瓦尔德熟化是一个常见的问题。当薄膜生长时，较小的晶粒会逐渐溶解，而较大的晶粒则会不断吸收周围的原子而长大，这种现象导致了薄膜生长过程中岛状晶体的产生，使得均匀单层的生长变得困难，严重影响了薄膜的覆盖率和均匀性。分子前驱体锚定法巧妙地解决了这一问题。该方法利用旋涂的前驱体作为固定颗粒参与高温反应。以苏州大学邹贵付教授团队的研究为例，他们在10mm×10mm的蓝宝石衬底表面生长接近100%覆盖率的厘米级单斜晶向MoTe₂薄膜时，采用了分子前驱体锚定法。在MoTe₂的生长过程中，通过旋涂的方式将前驱体均匀地分布在衬底表面，这些前驱体在加热过程中脱水形成钼前驱体颗粒，并固定在衬底上。与化学气相沉积法中的汽化前体相比，这些固定的前驱体颗粒极大地降低了奥斯特瓦尔德熟化速率。由于前驱体颗粒被固定在衬底上，它们不会像汽化前驱体那样在气相中自由扩散，从而抑制了大核的形成。显微表征清晰地揭示了固定前体颗粒被单层消耗并继续为单层生长提供来源的明显趋势。随着薄膜的生长，这些固定的前驱体颗粒逐渐被消耗，为碲化钼薄膜的生长源源不断地提供原子，使得薄膜能够在衬底上均匀地生长，最终实现了接近100%的覆盖率。第一性原理计算从不同位点的吸附能上进一步证明了这种固定前体颗粒生长机制的可行性。计算结果表明，前驱体颗粒在衬底表面的特定吸附位点具有较高的吸附能，能够稳定地固定在衬底上，为后续的薄膜生长提供稳定的原子源。飞行时间二次离子质谱仪也证明氢氧根吸附于MoTe₂分子层的表面，这一发现对于理解薄膜的生长机制具有重要意义。氢氧根的吸附有效地抑制了晶体沿着[001]晶轴方向的生长，促使MoTe₂薄膜在平面内连续生长，从而实现了MoTe₂单层的可控生长。这种方法不仅为大面积MoTe₂薄膜的制备提供了一种有效的途径，也为生长其他后摩尔时代材料提供了新的思考角度，有望在二维材料的制备领域得到更广泛的应用和发展。2.1.3共溅射掺杂技术共溅射掺杂技术是一种在二维半导体碲化钼薄膜制备过程中实现精准掺杂的重要技术，其原理基于双靶位共溅射和化学气相沉积的协同作用。在传统的半导体掺杂技术中，对于二维原子晶体材料，由于其原子级厚度和特殊的晶体结构，很难在合成过程中精准微量地掺入杂质原子，并且传统的离子注入等工艺对原子级厚度的二维原子晶体无法实现有效的空间选择性掺杂。共溅射掺杂技术很好地克服了这些难题。以北京大学叶堉课题组的研究为例，他们利用双靶位共溅射方式，在高温碲化之前向钼膜中精准控制掺入一定量的杂质元素。在空穴掺杂时，选择铌（Nb）作为掺杂元素；在电子掺杂时，则选用铼（Re）作为掺杂元素。在共溅射过程中，通过精确控制钼靶和掺杂元素靶（如铌靶或铼靶）的溅射功率，能够精准控制掺入钼膜中的杂质元素的量。保持钼的沉积速率恒定，同时对掺杂剂（Nb或Re）的沉积速率进行微调，就可以实现微量掺杂，如实现了微量掺杂Nb（0.10％）和Re（0.06％）。随后，通过化学气相沉积（CVD）碲化Mo膜前驱体，从而获得掺杂的少层MoTe₂膜。在这个过程中，碲源在高温和催化剂的作用下分解，碲原子与含有杂质元素的钼膜发生反应，形成掺杂的碲化钼薄膜。利用该方法可以制备大面积、晶圆尺寸的掺杂二维半导体MoTe₂薄膜，展示了其在大规模集成电路应用中的巨大潜力。对掺杂后的二维MoTe₂薄膜进行扫描隧道显微镜微分电导谱（STS）表征，可以清晰地观察到MoTe₂半导体随着掺杂元素的改变，其费米能级（EF）位置明显移动。对于铌（Nb）掺杂的情况，EF更接近价带顶，表现出p型半导体特征；而铼（Re）元素的掺杂结果则相反，其费米能级更靠近导带底。这直观地展现出掺杂剂对二维半导体MoTe₂的费米能级位置的影响。通过对掺杂的MoTe₂半导体进行电学特性的表征分析，如制作霍尔器件以表征其载流子类型和浓度，发现Nb和Re掺杂样品的霍尔电阻测量显示出相反的极性，进一步证实了Nb（Re）掺杂分别在MoTe₂薄膜中引入了空穴（电子）载流子。随着p型和n型杂质载流子浓度的增加，掺杂MoTe₂薄膜的电导率逐渐增加，这为实现对碲化钼薄膜电学性能的精准调控提供了有力的技术支持。2.2制备技术难点与挑战2.2.1反应速率与生长均匀性在碲化钼薄膜的制备过程中，反应速率与生长均匀性是两个关键的技术难点，它们直接影响着薄膜的质量和性能，进而限制了其在实际应用中的推广。碲化钼的反应速率常数相对较低，这一特性使得在薄膜生长过程中，岛状生长往往优先于连续薄膜生长。当采用传统的化学气相沉积（CVD）等方法时，气态的碲源和钼源在衬底表面反应形成碲化钼晶核。由于反应速率较慢，晶核的形成和生长过程难以均匀地进行，导致在衬底上会出现一些孤立的岛状晶体。这些岛状晶体在进一步生长过程中，相互之间的连接和融合并不顺利，使得连续薄膜的生长受到阻碍，难以实现大面积均匀单层生长。苏州大学的邹贵付团队在研究中发现，在二碲化钼的生长过程中，较高的奥斯特瓦尔德熟化率与薄膜的水平生长速率相比，导致了生长过程中岛状晶体的大量产生，这使得均匀单层的生长变得极具挑战性。这种岛状生长模式对薄膜的电学性能和稳定性产生了诸多不利影响。在电学性能方面，岛状晶体之间的晶界会成为载流子传输的障碍。当电子在薄膜中传输时，遇到晶界会发生散射，这大大增加了电子的散射概率，从而降低了载流子迁移率。载流子迁移率的降低会导致薄膜的电导率下降，影响其在电子器件中的应用性能。例如，在基于碲化钼薄膜制备的场效应晶体管中，载流子迁移率的降低会使得晶体管的开关速度变慢，功耗增加，无法满足高性能电子器件的需求。从稳定性角度来看，岛状生长的薄膜由于内部结构不均匀，在受到外界环境因素（如温度变化、机械应力等）影响时，更容易出现结构变化和性能退化。在温度变化时，岛状晶体与周围区域的热膨胀系数差异可能导致薄膜内部产生应力集中，从而引发薄膜的开裂或脱落，降低了薄膜的稳定性和使用寿命。为了提高生长均匀性，优化工艺参数是一种重要的手段。在化学气相沉积过程中，反应温度、气体流量等参数对薄膜生长有着显著影响。通过精确控制反应温度，可以调节前驱体的分解速率和原子在衬底表面的迁移率。当反应温度过低时，前驱体分解缓慢，原子迁移率低，晶核形成和生长速度慢，容易导致薄膜生长不均匀。而温度过高，则可能引发不必要的副反应，影响薄膜质量。通过实验研究确定合适的反应温度范围，如对于某些碲化钼薄膜的制备，将反应温度控制在550-650℃之间，可以使前驱体分解和原子迁移达到较好的平衡，有利于均匀薄膜的生长。气体流量的控制也至关重要。载气流量的大小直接影响着前驱体在反应室中的浓度分布和传输速率。如果载气流量过小，前驱体在局部区域浓度过高，容易导致薄膜生长不均匀，出现薄膜厚度不一致、表面粗糙度增加等问题。相反，若载气流量过大，前驱体在反应室中的停留时间过短，来不及充分反应就被带出反应室，会导致薄膜生长速率降低，甚至无法形成连续的薄膜。因此，需要根据具体的反应体系和设备条件，精确调整载气流量，以确保前驱体在衬底表面均匀分布，促进薄膜的均匀生长。除了优化工艺参数，调整前驱体状态也是提高生长均匀性的有效途径。苏州大学邹贵付教授团队提出的分子前驱体锚定法，为解决这一问题提供了新的思路。该方法利用旋涂的前驱体作为固定颗粒参与高温反应，与传统CVD法中的汽化前驱体相比，极大地降低了奥斯特瓦尔德熟化速率。在MoTe₂的生长过程中，通过旋涂将前驱体均匀地分布在衬底表面，这些前驱体在加热过程中脱水形成钼前驱体颗粒，并固定在衬底上。由于前驱体颗粒被固定，抑制了大核的形成，使得薄膜能够在衬底上均匀地生长。显微表征清晰地揭示了固定前体颗粒被单层消耗并继续为单层生长提供来源的明显趋势，从而实现了接近100%的覆盖率，有效提高了薄膜的生长均匀性。2.2.2杂质控制与精准掺杂在碲化钼薄膜的制备过程中，杂质控制与精准掺杂是实现其电学性能调控的关键环节，然而，这一过程面临着诸多技术难题。精准微量掺入杂质原子是一个重大挑战。二维原子晶体由于其原子级厚度和特殊的晶体结构，使得在合成过程中精确控制杂质原子的掺入量变得极为困难。传统的半导体掺杂技术，如在硅基半导体中常用的在熔融过程中添加掺杂剂的方法，对于二维碲化钼薄膜并不适用。因为碲化钼的制备工艺与硅基半导体有很大差异，且其原子级厚度使得杂质原子的引入更容易对薄膜的结构和性能产生显著影响。在传统的化学气相沉积或分子束外延等制备方法中，很难精确控制杂质原子在薄膜生长过程中的掺入时机和数量，导致杂质原子的分布不均匀，无法实现精准的电学性能调控。传统的离子注入工艺对二维原子晶体无法实现有效空间选择性掺杂。离子注入是硅基集成电路中常用的一种掺杂技术，它通过将离子束加速后注入到半导体材料中，实现对特定区域的掺杂。但对于原子级厚度的二维原子晶体，离子注入过程中高能离子的轰击会对薄膜的原子结构造成严重破坏，导致薄膜的晶体结构紊乱，电学性能下降。离子注入难以实现对二维原子晶体的空间选择性掺杂，无法满足在不同区域实现不同电学性能的需求。共溅射掺杂技术为解决这些问题提供了有效的解决方案。北京大学叶堉课题组提出的共溅射掺杂技术，利用双靶位共溅射方式，在高温碲化之前向钼膜中精准控制掺入一定量的杂质元素。在空穴掺杂时，选择铌（Nb）作为掺杂元素；在电子掺杂时，选用铼（Re）作为掺杂元素。在共溅射过程中，通过精确控制钼靶和掺杂元素靶（如铌靶或铼靶）的溅射功率，能够精准控制掺入钼膜中的杂质元素的量。保持钼的沉积速率恒定，同时对掺杂剂（Nb或Re）的沉积速率进行微调，就可以实现微量掺杂，如实现了微量掺杂Nb（0.10％）和Re（0.06％）。随后，通过化学气相沉积（CVD）碲化Mo膜前驱体，从而获得掺杂的少层MoTe₂膜。这种方法不仅能够实现对碲化钼薄膜的精准掺杂，还能制备大面积、晶圆尺寸的掺杂二维半导体MoTe₂薄膜，展示了其在大规模集成电路应用中的巨大潜力。对掺杂后的二维MoTe₂薄膜进行扫描隧道显微镜微分电导谱（STS）表征，可以清晰地观察到MoTe₂半导体随着掺杂元素的改变，其费米能级（EF）位置明显移动。对于铌（Nb）掺杂的情况，EF更接近价带顶，表现出p型半导体特征；而铼（Re）元素的掺杂结果则相反，其费米能级更靠近导带底。这直观地展现出掺杂剂对二维半导体MoTe₂的费米能级位置的影响。通过对掺杂的MoTe₂半导体进行电学特性的表征分析，如制作霍尔器件以表征其载流子类型和浓度，发现Nb和Re掺杂样品的霍尔电阻测量显示出相反的极性，进一步证实了Nb（Re）掺杂分别在MoTe₂薄膜中引入了空穴（电子）载流子。随着p型和n型杂质载流子浓度的增加，掺杂MoTe₂薄膜的电导率逐渐增加，这为实现对碲化钼薄膜电学性能的精准调控提供了有力的技术支持。2.2.3衬底兼容性与薄膜质量衬底兼容性与薄膜质量是大面积碲化钼薄膜制备过程中不可忽视的重要因素，它们之间的相互关系对薄膜的性能和应用具有深远影响。不同衬底与碲化钼薄膜的晶格匹配情况对薄膜质量和生长有着显著影响。晶格匹配是指衬底和薄膜的晶格常数、晶体结构等在一定程度上的一致性。当衬底与碲化钼薄膜的晶格匹配良好时，薄膜在衬底上的生长能够沿着衬底的晶格方向有序进行，从而形成高质量的薄膜。在这种情况下，薄膜中的缺陷密度较低，晶体结构完整，电学性能也较为优异。例如，当选择与碲化钼晶格匹配度较高的特定蓝宝石衬底时，在化学气相沉积制备碲化钼薄膜的过程中，原子能够在衬底表面均匀地排列和生长，形成的薄膜具有较好的结晶质量和均匀性，载流子在其中的传输也更为顺畅，有利于提高薄膜的电学性能。然而，当衬底与碲化钼薄膜的晶格失配时，会引发一系列问题。晶格失配会导致在薄膜生长过程中产生较大的应力。由于衬底和薄膜的晶格常数不同，在薄膜生长过程中，原子需要在不匹配的晶格环境中排列，这就会在薄膜内部产生应力。这种应力可能会导致薄膜出现位错、裂纹等缺陷，严重影响薄膜的质量和稳定性。位错的存在会增加载流子的散射概率，降低载流子迁移率，进而影响薄膜的电学性能。裂纹的出现则可能导致薄膜的结构完整性被破坏，使其在应用中容易发生失效。当使用晶格失配较大的硅衬底生长碲化钼薄膜时，薄膜内部可能会出现大量的位错和微裂纹，使得薄膜的电学性能明显下降，无法满足高性能器件的要求。为了突破晶格匹配限制，实现碲化钼薄膜与任意晶格失配单晶基底的异质集成，北京大学的研究团队提出了一种创新的方法。他们利用化学气相沉积法制备的2H-MoTe₂具有横向外延相变的特殊生长机制，通过控制温度和时间，使得单晶二维半导体碲化钼薄膜可以与任意单晶衬底直接生长集成，而不受到晶格匹配的限制。具体过程如下：首先在单晶基底表面沉积一层1-5nm厚的钼薄膜，然后以碲单质作为Te源，通过化学气相沉积法预处理单晶基底上的钼薄膜，在单晶基底上形成金属相碲化钼薄膜。此时，金属相碲化钼薄膜与单晶基底之间虽然存在晶格失配，但通过精确控制后续的化学气相沉积过程，升高温度，促使金属相碲化钼薄膜中出现2H-MoTe₂成核中心，2H-MoTe₂晶畴在平面内横向外延生长。在这个过程中，通过控制温度和时间等工艺参数，使得碲化钼薄膜能够在晶格失配的单晶基底上逐渐调整原子排列，实现与基底的异质集成，最终形成单晶二维半导体碲化钼薄膜与单晶基底的异质集成结构。由此获得的异质集成结构可以同时利用碲化钼的半导体特性和基底的物理特性，提高器件的性能和增强器件功能化。该方法适用于大面积制备，可以实现集成化的光电器件阵列的制备，为实现晶圆级、工业化的芯片制造提供了基础，为二维半导体材料在集成电路和光电芯片方面的应用开辟了新的道路。2.3制备技术的优化与创新2.3.1工艺参数优化在碲化钼薄膜的制备过程中，工艺参数的优化对于提高薄膜质量、生长速率和均匀性起着至关重要的作用。通过系统的实验研究，深入分析不同制备技术中各个工艺参数的影响，从而确定最佳的参数组合，是实现高质量碲化钼薄膜制备的关键。以化学气相沉积（CVD）法为例，反应温度是影响薄膜生长的关键因素之一。研究表明，在较低的反应温度下，前驱体的分解速率较慢，原子在衬底表面的迁移率也较低，这导致薄膜生长速率缓慢，且结晶质量不佳。当反应温度为500℃时，薄膜中的晶粒尺寸较小，晶界较多，这会显著影响薄膜的电学性能，使得载流子在传输过程中受到更多的散射，从而降低载流子迁移率。随着反应温度的升高，前驱体分解速率加快，原子迁移率提高，薄膜生长速率加快，结晶质量也会得到改善。但当温度过高，超过800℃时，可能会导致衬底与薄膜之间的热应力过大，使薄膜产生裂纹，同时也可能引发不必要的副反应，影响薄膜的纯度和性能。因此，通过大量实验确定，对于大多数碲化钼薄膜的制备，将反应温度控制在550-650℃之间，可以使前驱体分解和原子迁移达到较好的平衡，有利于获得高质量的薄膜。气体流量同样对薄膜生长有着显著影响。载气流量的大小直接影响着前驱体在反应室中的浓度分布和传输速率。当载气流量过小时，前驱体在反应室中的扩散速度较慢，容易在局部区域形成过高的浓度，导致薄膜生长不均匀，可能出现薄膜厚度不一致、表面粗糙度增加等问题。反之，若载气流量过大，前驱体在反应室中的停留时间过短，来不及充分反应就被带出反应室，会导致薄膜生长速率降低，甚至无法形成连续的薄膜。对于碲化源和钼源的流量比例也需要精确控制。如果碲源流量相对钼源过大，可能会导致薄膜中碲含量过高，出现碲的富集相，影响薄膜的电学性能；反之，若钼源流量过大，则可能使薄膜中钼含量偏高，同样会对薄膜的性能产生不利影响。通过实验优化，确定了合适的载气流量范围和碲源与钼源的流量比例，能够有效提高薄膜的生长质量和均匀性。在分子前驱体锚定法中，前驱体的旋涂工艺参数对薄膜生长也有着重要影响。前驱体溶液的浓度和旋涂速度会直接影响前驱体在衬底表面的分布和固定效果。如果前驱体溶液浓度过高，旋涂后在衬底表面形成的前驱体颗粒过大且分布不均匀，可能会导致薄膜生长过程中出现局部生长过快或过慢的情况，影响薄膜的均匀性。而旋涂速度过快，会使前驱体溶液在衬底表面的铺展不均匀，同样不利于薄膜的均匀生长。通过调整前驱体溶液的浓度和旋涂速度，使得前驱体能够均匀地分布在衬底表面并固定，为薄膜的均匀生长提供了保障。在共溅射掺杂技术中，溅射功率和时间是影响掺杂效果和薄膜质量的关键参数。溅射功率决定了掺杂元素和钼原子的溅射速率，从而影响薄膜中掺杂元素的浓度和分布。当溅射功率过低时，掺杂元素的掺入量较少，难以实现有效的电学性能调控；而溅射功率过高，则可能导致掺杂元素在薄膜中的分布不均匀，影响薄膜的电学性能一致性。溅射时间也会影响掺杂元素的掺入量和薄膜的厚度。通过精确控制溅射功率和时间，能够实现对薄膜中掺杂元素浓度和分布的精准控制，从而制备出具有特定电学性能的碲化钼薄膜。2.3.2前驱体与衬底改进探索新型前驱体和衬底材料是提高碲化钼薄膜生长质量和效率的重要途径。新型前驱体的开发可以为薄膜生长提供更有利的原子供应方式，而合适的衬底材料则能够改善薄膜与衬底之间的相互作用，促进薄膜的高质量生长。在前驱体改进方面，研究新型的钼源和碲源具有重要意义。传统的钼源如六羰基钼（Mo(CO)₆）和碲源如二乙基碲（DETe）虽然在一定程度上能够满足碲化钼薄膜的制备需求，但也存在一些局限性。六羰基钼在常温下为固体，需要加热气化后才能参与反应，这增加了反应过程的复杂性和能耗。二乙基碲具有一定的毒性，对环境和操作人员存在潜在危害。因此，寻找更具优势的新型前驱体成为研究的重点之一。一些研究尝试使用有机金属前驱体，这类前驱体通常具有较高的挥发性和反应活性，能够在较低温度下分解并释放出钼和碲原子，从而降低反应温度，减少对衬底的热损伤。有机金属前驱体还可能具有更好的分子结构和化学稳定性，能够更精确地控制原子的供应和反应过程，有利于提高薄膜的生长质量和均匀性。前驱体的固定化也是一个重要的研究方向。苏州大学邹贵付教授团队提出的分子前驱体锚定法，通过将前驱体固定在衬底上，有效地抑制了奥斯特瓦尔德熟化现象，实现了厘米级单斜晶向MoTe₂薄膜的生长。在该方法中，通过旋涂的方式将前驱体均匀地分布在衬底表面，前驱体在加热过程中脱水形成钼前驱体颗粒，并固定在衬底上。这种固定化的前驱体颗粒能够为薄膜生长提供稳定的原子源，抑制大核的形成，从而实现薄膜的均匀生长。进一步研究前驱体的固定化机制和优化固定化工艺，有望为大面积碲化钼薄膜的制备提供更有效的方法。在衬底改进方面，不同的衬底材料对碲化钼薄膜的生长有着显著影响。传统的衬底材料如硅、蓝宝石等，在与碲化钼薄膜的晶格匹配和相互作用方面存在一定的局限性。硅衬底虽然在半导体产业中应用广泛，但与碲化钼的晶格失配较大，容易在薄膜生长过程中引入应力和缺陷，影响薄膜的质量和性能。蓝宝石衬底具有较高的化学稳定性和热稳定性，但与碲化钼的晶格匹配度也不够理想，可能导致薄膜生长不均匀。因此，探索新型的衬底材料或对传统衬底进行表面处理，以改善其与碲化钼薄膜的兼容性，是提高薄膜生长质量的关键。一些研究尝试使用具有特殊晶格结构的衬底材料，如某些具有特定取向的单晶衬底，这些衬底与碲化钼薄膜的晶格匹配度更高，能够为薄膜生长提供更好的模板，促进薄膜的有序生长，减少缺陷的产生。对衬底表面进行处理，如通过原子层沉积（ALD）等技术在衬底表面沉积一层缓冲层，也可以改善衬底与薄膜之间的晶格匹配和相互作用。北京大学的研究团队利用化学气相沉积法制备的2H-MoTe₂具有横向外延相变的特殊生长机制，通过在单晶基底表面沉积一层1-5nm厚的钼薄膜，然后进行化学气相沉积预处理，成功实现了单晶二维半导体碲化钼薄膜与任意晶格失配单晶基底的异质集成，为突破衬底晶格匹配限制提供了新的思路。2.3.3复合制备技术探索复合制备技术是将多种制备技术相结合，充分发挥各自的优势，以解决单一技术在制备碲化钼薄膜时存在的局限性。将化学气相沉积（CVD）法与分子前驱体锚定法或共溅射掺杂技术相结合，有望实现高质量、大面积且具有精确电学性能调控的碲化钼薄膜的制备。CVD法与分子前驱体锚定法的结合，可以充分利用两种方法的优点。CVD法具有生长速率较快、能够实现大面积生长的优势，但在生长过程中容易受到奥斯特瓦尔德熟化现象的影响，导致薄膜生长不均匀。而分子前驱体锚定法能够有效地抑制奥斯特瓦尔德熟化，实现薄膜的均匀生长，但生长速率相对较慢。将两者结合，在生长初期，可以利用分子前驱体锚定法，通过旋涂固定化的前驱体颗粒，在衬底表面形成均匀的生长核，抑制大核的形成，为薄膜的均匀生长奠定基础。在薄膜生长的中后期，切换到CVD法，利用其较高的生长速率，快速填充和扩展薄膜，从而实现大面积、高质量的碲化钼薄膜的制备。在生长初期，通过分子前驱体锚定法在衬底表面均匀分布前驱体颗粒，形成稳定的生长核，然后在较高温度和合适的气体流量条件下，利用CVD法提供充足的原子供应，促进薄膜的快速生长，最终获得大面积、均匀性好的碲化钼薄膜。CVD法与共溅射掺杂技术的结合，则可以在实现大面积生长的同时，实现对碲化钼薄膜电学性能的精确调控。CVD法能够制备大面积的碲化钼薄膜，但在精确掺杂方面存在一定困难。共溅射掺杂技术则可以实现对薄膜的精准掺杂，通过控制掺杂元素的种类和浓度，精确调控薄膜的电学性能。将两者结合，首先利用CVD法在衬底上生长一层高质量的碲化钼薄膜，然后通过共溅射掺杂技术，在薄膜表面精准地掺入所需的杂质元素，实现对薄膜电学性能的调控。在CVD法生长的碲化钼薄膜上，利用双靶位共溅射方式，在高温碲化之前向钼膜中精准控制掺入一定量的杂质元素铌（用于空穴掺杂）或铼（用于电子掺杂），然后通过CVD碲化Mo膜前驱体，从而获得大面积且具有精确电学性能调控的掺杂碲化钼薄膜。这种复合制备技术的探索不仅可以解决单一技术存在的问题，还能够为碲化钼薄膜的制备提供更多的调控手段，满足不同应用场景对薄膜性能的多样化需求。通过不断优化复合制备技术的工艺参数和流程，有望实现碲化钼薄膜在半导体器件、自旋电子器件等领域的广泛应用。三、碲化钼薄膜电学性能及影响因素3.1电学性能表征方法3.1.1霍尔效应测量霍尔效应测量是研究碲化钼薄膜电学性能的重要手段之一，它能够准确地确定薄膜的载流子类型和浓度。其原理基于运动的带电粒子在磁场中受洛仑兹力作用而发生偏转。当碲化钼薄膜通有电流时，将其置于垂直于电流方向的磁场中，薄膜中的载流子（电子或空穴）会受到洛仑兹力的作用，从而在垂直于电流和磁场的方向上产生电荷积累，形成附加的横向电场，即霍尔电场。对于N型碲化钼薄膜，多数载流子为电子。当在X方向的电极上通以电流IS，在Z方向施加磁场B时，电子会受到沿Y方向的洛仑兹力，导致电子向一侧偏转，在Y方向即试样两侧产生霍尔电压VH，霍尔电场逆Y方向。而对于P型碲化钼薄膜，多数载流子为空穴，霍尔电场则沿Y方向。通过测量霍尔电压的正负，就可以判断薄膜的导电类型。在实验中，确定载流子浓度的方法是通过测量霍尔电阻随磁场变化曲线斜率的倒数。具体来说，根据霍尔效应原理，霍尔电压VH与电流IS、磁感应强度B以及载流子浓度n之间存在关系：VH=(1/ne)×(ISB/d)，其中e为电子电荷量，d为薄膜厚度。由此可推导出载流子浓度n=ISB/(VHed)。在实际测量中，保持电流IS和薄膜厚度d不变，改变磁场B，测量对应的霍尔电压VH，绘制霍尔电阻（RH=VH/IS）随磁场B变化的曲线。该曲线的斜率为K=VH/(ISB)，则载流子浓度n=1/(Ked)，通过计算斜率的倒数即可确定载流子浓度。为了确保测量结果的准确性，需要注意一些关键要点。在测量过程中，要尽量减小外界干扰，保持磁场的稳定性和均匀性。由于霍尔电压通常较小，容易受到噪声的影响，因此需要采用高精度的测量仪器，并对测量数据进行多次采集和平均处理，以提高测量精度。还需考虑样品的制备质量和尺寸等因素对测量结果的影响。样品的表面平整度、厚度均匀性以及与电极的接触情况等都会影响电流的分布和霍尔电压的测量，因此需要制备高质量的样品，并确保电极与样品之间的良好接触。3.1.2四探针法测电导率四探针法是一种广泛应用于测量碲化钼薄膜电导率的有效方法，其原理基于基尔霍夫电流定律和欧姆定律。在进行四探针法测试时，将四根金属探针排成一条直线，并以一定的压力压在碲化钼薄膜上。其中，外侧的两根探针（1、4探针）用于通过恒定电流I，内侧的两根探针（2、3探针）用于测量薄膜上的电位差V。根据基尔霍夫电流定律，进入被测薄膜的电流等于离开被测薄膜的电流之和，因此可以通过测量通过外侧两根探针的电流来确定进入薄膜的电流。根据欧姆定律，电阻R等于电压V除以电流I，通过测量内侧两根探针间的电位差V和通过外侧探针的电流I，就可以计算出薄膜在两探针间的电阻。在实际测量中，当薄膜的面积远大于四探针中相邻探针间距离时，导电薄膜的电阻率ρ可以由公式ρ=(π/ln2)×(Vd/I)计算得出，其中d是薄膜的厚度。而电导率σ是电阻率的倒数，即σ=1/ρ。具体操作步骤如下：首先，将制备好的碲化钼薄膜放置在四探针操作台上，确保薄膜平整且与探针良好接触。然后，将四探针的外侧二个探针连接到精密直流电流源，内侧二个探针连接到直流数字电压表。设置好电流源的输出电流值，使其稳定输出恒定电流I。此时，电流从恒流源流出，流经四探针的外侧二个探针，再流经薄膜，在薄膜上产生电位差，该电位差可从电压表中读出，记为V。为了保证测量的准确性，需要对测量仪器进行校准，确保电流源输出的电流稳定且准确，电压表的测量精度满足要求。在测量过程中，要保持探针与薄膜的接触稳定，避免探针移动或松动，以防止测量误差的产生。由于薄膜的电导率可能会受到温度等环境因素的影响，因此在测量时要尽量控制环境温度的稳定，必要时可以对测量数据进行温度修正。3.1.3扫描隧道显微镜微分电导谱（STS）扫描隧道显微镜微分电导谱（STS）是一种用于表征碲化钼薄膜半导体能带结构和费米能级位置的重要技术，其原理基于量子隧穿效应。在扫描隧道显微镜中，当一个细小的金属针尖与碲化钼薄膜表面之间形成一个非常小的间隙（通常为几个纳米量级）时，电子可以通过这个间隙进行隧穿，从而产生隧穿电流。隧道电流的大小与针尖和样品表面之间的距离以及样品的电子态密度密切相关。通过测量隧穿电流随针尖与样品之间电压的变化关系，可以得到微分电导谱（dI/dV-V曲线）。在这个谱图中，不同的特征峰对应着样品中不同的电子态，从而可以揭示出半导体的能带结构。费米能级是半导体中一个重要的参数，它代表了电子填充的最高能级。通过STS测量，可以确定费米能级在能带结构中的位置。对于碲化钼薄膜，当掺杂元素改变时，其费米能级位置会发生明显移动。以北京大学叶堉课题组的研究为例，在对掺杂后的二维MoTe₂薄膜进行STS表征时发现，对于铌（Nb）掺杂的情况，费米能级更接近价带顶，表现出p型半导体特征；而铼（Re）元素的掺杂结果则相反，其费米能级更靠近导带底。与其他电学性能表征方法相比，STS具有独特的优势。它能够在原子尺度上对薄膜的电学性质进行探测，提供高分辨率的局部信息。而传统的霍尔效应测量和四探针法测电导率只能获得薄膜的整体电学性能，无法提供局部的微观信息。STS还可以在不同的环境条件下（如低温、真空等）进行测量，这对于研究碲化钼薄膜在特殊条件下的电学性能非常有帮助。在分析掺杂对碲化钼薄膜电学性能的影响时，STS图谱提供了直观的依据。通过对比不同掺杂样品的STS图谱，可以清晰地看到费米能级的移动以及能带结构的变化，从而深入了解掺杂对薄膜电学性能的调控机制。随着Nb掺杂量的增加，费米能级向价带顶移动，表明薄膜中的空穴浓度增加，电导率也相应增大；而Re掺杂量的增加则使费米能级向导带底移动，电子浓度增加，同样导致电导率增大。这为精确调控碲化钼薄膜的电学性能提供了重要的理论指导。3.2影响电学性能的内在因素3.2.1晶体结构与缺陷碲化钼存在多种晶体结构，其中最为常见的是2H相和1T'相，它们对电学性能有着显著不同的影响。2H相的碲化钼属于半导体，其晶体结构中，钼原子位于三棱柱配位的中心，被上下两层碲原子以六边形的方式紧密排列包围。这种结构使得2H相碲化钼具有相对稳定的电学性能，其能带结构呈现出明显的带隙，约为1.1eV，这一特性决定了它在光电器件领域的潜在应用价值。由于其带隙的存在，2H相碲化钼在光照下能够产生电子-空穴对，可用于制备近红外光子探测器、发光二极管等光电器件。郑州大学材料科学与工程学院国家低碳环保材料智能设计国际联合研究中心邵国胜教授团队姚志强教授课题组制备的单层半导体相结构的碲化钼原子晶体（2H-MoTe₂）就具有最窄的直接带隙1.1eV，是过渡金属硫属化合物（TMDC）家族中唯一适用于近红外光子和光电子器件构建的二维材料。1T'相的碲化钼则表现出金属性，在其晶体结构中，钼原子处于八面体配位环境。这种结构使得电子在其中的传导更加自由，导致材料具有良好的导电性。1T'相MoTe₂具有较高的载流子迁移率，在一些需要高导电性的应用场景中，如高速电子器件的电极材料、超导器件的连接材料等，具有潜在的应用前景。然而，2H相与1T'相之间的基态能级差仅为35meV，这使得在外界条件（如温度、应力、电场等）发生微小变化时，碲化钼的相结构容易发生转变，即2H→1T'相变。这种相变特性既为材料性能的调控提供了新的途径，也对材料的稳定性和应用带来了一定的挑战。在温度升高时，2H相的碲化钼可能会逐渐转变为1T'相，导致材料的电学性能从半导体特性转变为金属特性，这在一些对材料电学性能稳定性要求较高的应用中，需要进行精确的控制和调节。晶体缺陷也是影响碲化钼薄膜电学性能的重要因素。碲空位是一种常见的晶体缺陷，它的产生与薄膜的制备工艺密切相关。在化学气相沉积（CVD）法制备碲化钼薄膜时，如果碲源的供应不足或反应温度不均匀，就可能导致薄膜中出现碲空位。碲空位的存在会在晶体中引入额外的电子态，这些电子态会成为载流子的散射中心，增加载流子散射概率。当载流子在薄膜中传输时，遇到碲空位会发生散射，从而降低载流子迁移率。研究表明，碲空位浓度较高的碲化钼薄膜，其载流子迁移率可降低至原来的一半甚至更低，这对薄膜的电学性能产生了显著的负面影响。位错也是影响碲化钼薄膜电学性能的重要晶体缺陷。位错是晶体中原子的一种排列不规则区域，它的产生与薄膜生长过程中的应力、晶格失配等因素有关。在碲化钼薄膜生长过程中，如果衬底与薄膜之间的晶格失配较大，就会在薄膜内部产生应力，从而导致位错的形成。位错的存在同样会增加载流子散射概率，降低载流子迁移率。位错还可能会改变薄膜的能带结构，导致能带的局部畸变，进一步影响载流子的传输特性。当位错密度较高时，碲化钼薄膜的电导率会明显下降，这是因为载流子在传输过程中不断受到位错的散射，难以顺利通过薄膜，从而阻碍了电流的传导。3.2.2能带结构与载流子特性碲化钼的能带结构是其电学性能的重要决定因素，深入研究其能带结构特点对于理解和调控碲化钼薄膜的电学性能具有关键意义。2H相碲化钼的能带结构呈现出典型的半导体特征，具有明显的带隙，约为1.1eV。在这种能带结构中，价带和导带之间存在一定的能量间隔，电子需要获得足够的能量才能从价带跃迁到导带，从而参与导电。这种能带结构决定了2H相碲化钼在室温下的导电性相对较低，只有在外界激发（如光照、热激发等）下，电子才能获得足够的能量跨越带隙，产生导电载流子。1T'相碲化钼的能带结构则表现出金属性特征，其价带和导带存在部分重叠，这使得电子在其中的传导更加自由，不需要跨越明显的能量障碍。在1T'相碲化钼中，电子可以在价带和导带之间自由移动，形成良好的导电性。这种能带结构使得1T'相碲化钼具有较高的载流子迁移率，能够在较低的电场下实现高效的电子传输，在一些对导电性要求较高的应用场景中具有明显的优势。载流子在碲化钼能带中的分布和传输特性对其电学性能有着重要影响。在2H相碲化钼中，由于带隙的存在，载流子主要通过热激发或光激发产生。在室温下，热激发产生的载流子浓度较低，随着温度的升高，载流子浓度会逐渐增加。载流子在传输过程中，会受到晶格振动、杂质原子和晶体缺陷等因素的散射。晶格振动会使载流子与声子相互作用，导致载流子散射，降低其迁移率。杂质原子和晶体缺陷则会在能带中引入额外的散射中心，进一步阻碍载流子的传输。当薄膜中存在碲空位等缺陷时，载流子在遇到这些缺陷时会发生散射，使得载流子迁移率显著降低，从而影响薄膜的电导率。在1T'相碲化钼中，载流子主要是自由电子，其浓度相对较高。由于能带结构的特点，载流子在传输过程中受到的散射相对较小，迁移率较高。但在实际应用中，1T'相碲化钼薄膜中也可能存在一些杂质和缺陷，这些因素同样会对载流子的传输产生一定的影响。杂质原子的存在可能会改变载流子的散射机制，影响其迁移率；晶体缺陷则可能会导致载流子的局域化，降低载流子的传输效率。通过改变碲化钼的能带结构，可以有效地调控其电学性能。掺杂是一种常用的调控方法，通过在碲化钼中引入特定的杂质原子，可以改变其能带结构和载流子特性。北京大学叶堉课题组提出的共溅射掺杂技术，利用双靶位共溅射方式，在高温碲化之前向钼膜中精准控制掺入一定量的杂质元素铌（用于空穴掺杂）或铼（用于电子掺杂）。通过这种方法制备的掺杂碲化钼薄膜，其能带结构发生了明显变化。对于铌掺杂的碲化钼薄膜，费米能级更接近价带顶，表现出p型半导体特征，空穴载流子浓度增加；而铼掺杂的薄膜，费米能级更靠近导带底，表现出n型半导体特征，电子载流子浓度增加。随着p型和n型杂质载流子浓度的增加，掺杂MoTe₂薄膜的电导率逐渐增加，实现了对碲化钼薄膜电学性能的有效调控。施加外部电场或磁场也可以改变碲化钼的能带结构。在外部电场的作用下，碲化钼的能带会发生倾斜，从而改变载流子的分布和传输特性。通过调节外部电场的强度和方向，可以实现对载流子迁移率和电导率的调控。在外部磁场的作用下，碲化钼中的载流子会受到洛伦兹力的作用，导致其运动轨迹发生改变，进而影响其在能带中的传输特性。这种通过外部场调控能带结构和电学性能的方法，为碲化钼薄膜在电子器件中的应用提供了更多的可能性。3.3影响电学性能的外在因素3.3.1掺杂元素与浓度以铌（Nb）和铼（Re）掺杂为例，不同掺杂元素对碲化钼薄膜电学性能的影响显著。北京大学叶堉课题组利用共溅射掺杂技术，在高温碲化之前向钼膜中精准控制掺入铌（用于空穴掺杂）或铼（用于电子掺杂），制备出掺杂的少层MoTe₂薄膜。对掺杂后的二维MoTe₂薄膜进行扫描隧道显微镜微分电导谱（STS）表征，结果显示，对于铌（Nb）掺杂的情况，费米能级（EF）更接近价带顶，表现出p型半导体特征；而铼（Re）元素的掺杂结果则相反，其费米能级更靠近导带底，表现出n型半导体特征。进一步研究掺杂浓度与载流子浓度、电导率之间的关系发现，随着掺杂浓度的变化，碲化钼薄膜的载流子浓度和电导率呈现出规律性的变化。在共溅射过程中，保持钼的沉积速率恒定，对掺杂剂（Nb或Re）的沉积速率进行微调，实现了微量掺杂Nb（0.10％）和Re（0.06％）。随后通过CVD生长获得不同载流子类型和载流子浓度的MoTe₂薄膜。制作霍尔器件对其载流子类型和浓度进行表征，结果表明，未人工掺杂的MoTe₂显示出较低的空穴载流子浓度（2.66×10¹⁰cm⁻²）。在加入微量掺杂剂Re（0.06%）后，对空穴载流子进行补偿，将样品转化为电子浓度为3.94×10⁹cm⁻²的导电材料。之后，进一步提高杂质靶材的溅射功率，电子浓度随Re掺杂量的增加而增加。同样，随着Nb掺杂量的增加，样品中的空穴浓度也随之增加。随着p型和n型杂质载流子浓度的增加，掺杂MoTe₂薄膜的电导率逐渐增加，这可以从四探针电流-电压曲线中得到证明。当Nb掺杂浓度从0逐渐增加到0.15%时，薄膜的电导率从初始值逐渐增大，载流子迁移率也有所提高；而对于Re掺杂，随着掺杂浓度从0.05%增加到0.12%，电导率呈现出类似的上升趋势，表明掺杂元素和浓度对碲化钼薄膜的电学性能具有重要的调控作用，通过精确控制掺杂过程，可以实现对薄膜电学性能的精准调控。3.3.2制备工艺与条件制备工艺和工艺条件对碲化钼薄膜电学性能的影响十分复杂且关键。不同的制备工艺，如化学气相沉积（CVD）、分子前驱体锚定法、共溅射掺杂技术等，会导致薄膜具有不同的微观结构和缺陷分布，从而显著影响其电学性能。在化学气相沉积法中，工艺条件如温度、时间、气体流量等对薄膜电学性能有着重要影响。反应温度是一个关键因素，当反应温度在500-600℃时，制备的碲化钼薄膜结晶质量较差，晶粒尺寸较小，晶界较多，这使得载流子在传输过程中受到更多的散射，导致载流子迁移率较低，电导率也相应较低。当反应温度升高到650-750℃时，薄膜的结晶质量得到明显改善，晶粒尺寸增大，晶界减少，载流子迁移率显著提高，电导率也随之增大。这是因为较高的温度有助于前驱体的充分分解和原子的扩散，促进了晶体的生长和结晶质量的提高。气体流量同样对薄膜电学性能有重要影响。载气流量会影响前驱体在反应室中的浓度分布和传输速率。当载气流量过小时，前驱体在局部区域浓度过高，导致薄膜生长不均匀，可能出现薄膜厚度不一致、表面粗糙度增加等问题，这些缺陷会增加载流子散射概率，降低载流子迁移率，进而影响电导率。相反，若载气流量过大，前驱体在反应室中的停留时间过短，来不及充分反应就被带出反应室，会导致薄膜生长速率降低，薄膜中可能存在较多的未反应原子或分子，这些缺陷同样会影响薄膜的电学性能。在分子前驱体锚定法中，前驱体的固定化方式和浓度对薄膜电学性能有重要影响。通过旋涂的方式将前驱体均匀地分布在衬底表面并固定，能够抑制奥斯特瓦尔德熟化现象，实现薄膜的均匀生长。如果前驱体固定不均匀或浓度过高，可能会导致薄膜中出现局部缺陷或杂质聚集，影响载流子的传输。前驱体固定不均匀可能会导致薄膜中某些区域的晶体生长不完整，存在较多的晶界和缺陷，这些缺陷会成为载流子散射中心，降低载流子迁移率。共溅射掺杂技术中，溅射功率和时间对薄膜电学性能的影响也不容忽视。溅射功率决定了掺杂元素和钼原子的溅射速率，从而影响薄膜中掺杂元素的浓度和分布。当溅射功率过低时，掺杂元素的掺入量较少，难以实现有效的电学性能调控；而溅射功率过高，则可能导致掺杂元素在薄膜中的分布不均匀，影响薄膜的电学性能一致性。溅射时间也会影响掺杂元素的掺入量和薄膜的厚度。通过精确控制溅射功率和时间，能够实现对薄膜中掺杂元素浓度和分布的精准控制，从而制备出具有特定电学性能的碲化钼薄膜。3.3.3外界环境因素温度、湿度、光照等外界环境因素对碲化钼薄膜电学性能有着不容忽视的影响，在实际应用中，深入了解这些影响并采取相应措施减少环境因素的干扰至关重要。温度对碲化钼薄膜电学性能的影响较为显著。在低温环境下，薄膜的载流子迁移率会受到晶格振动的影响。随着温度降低，晶格振动减弱，载流子与声子的相互作用减小，载流子散射概率降低，从而使得载流子迁移率增加。当温度从室温降低到液氮温度（77K）时，碲化钼薄膜的载流子迁移率可提高数倍。但在高温环境下，情况则相反。随着温度升高，晶格振动加剧，载流子与声子的碰撞频率增加，散射概率增大，导致载流子迁移率下降。高温还可能引发碲化钼薄膜的相结构转变。如前文所述，2H相和1T'相之间的基态能级差仅为35meV，在高温下，2H相的碲化钼可能会逐渐转变为1T'相，从而导致材料的电学性能从半导体特性转变为金属特性，这在一些对电学性能稳定性要求较高的应用中是需要避免的。湿度对碲化钼薄膜电学性能也有一定影响。当环境湿度较高时，水分子可能会吸附在薄膜表面，形成一层水膜。这层水膜可能会引入额外的电荷，影响薄膜的电学性能。水分子中的氢氧根离子（OH⁻）可能会与薄膜表面的原子发生相互作用，改变表面的电子态，导致载流子浓度和迁移率发生变化。水膜还可能会加速薄膜的氧化过程，在薄膜表面形成氧化层，增加薄膜的电阻，降低电导率。为了减少湿度的影响，可以采用封装技术，将碲化钼薄膜封装在密封的环境中，避免与外界水分接触。光照对碲化钼薄膜电学性能的影响主要体现在光生载流子的产生上。对于具有半导体特性的碲化钼薄膜，如2H相碲化钼，在光照下，光子能量大于其带隙时，会激发产生电子-空穴对，从而增加载流子浓度，提高电导率。在光电器件应用中，如光探测器，就是利用这一特性来实现对光信号的检测。但如果光照强度过大或时间过长，可能会导致薄膜中的缺陷增加，影响载流子的传输，降低薄膜的电学性能稳定性。为了减少光照的不利影响，可以在薄膜表面涂覆一层抗光老化涂层，或者在设计器件时，合理控制光照条件，避免薄膜长时间暴露在强光下。四、碲化钼薄膜电学性能调控策略4.1基于掺杂的电学性能调控4.1.1精准pn掺杂技术精准pn掺杂技术是实现碲化钼薄膜电学性能调控的关键技术之一，北京大学叶堉课题组提出的共溅射掺杂技术在这方面取得了重要突破。该技术的核心原理是利用双靶位共溅射方式，在高温碲化之前向钼膜中精准控制掺入一定量的杂质元素，从而实现对碲化钼薄膜的精准p型和n型掺杂。在空穴掺杂时，课题组选择铌（Nb）作为掺杂元素；在电子掺杂时，选用铼（Re）作为掺杂元素。在共溅射过程中，通过精确控制钼靶和掺杂元素靶（如铌靶或铼靶）的溅射功率，能够精准控制掺入钼膜中的杂质元素的量。保持钼的沉积速率恒定，同时对掺杂剂（Nb或Re）的沉积速率进行微调，就可以实现微量掺杂，如实现了微量掺杂Nb（0.10％）和Re（0.06％）。随后，通过化学气相沉积（CVD）碲化Mo膜前驱体，从而获得掺杂的少层MoTe₂膜。利用该方法可以制备大面积、晶圆尺寸的掺杂二维半导体MoTe₂薄膜，展示了其在大规模集成电路应用中的巨大潜力。对掺杂后的二维MoTe₂薄膜进行扫描隧道显微镜微分电导谱（STS）表征，可以清晰地观察到MoTe₂半导体随着掺杂元素的改变，其费米能级（EF）位置明显移动。对于铌（Nb）掺杂的情况，EF更接近价带顶，表现出p型半导体特征；而铼（Re）元素的掺杂结果则相反，其费米能级更靠近导带底。这直观地展现出掺杂剂对二维半导体MoTe₂的费米能级位置的影响。通过对掺杂的MoTe₂半导体进行电学特性的表征分析，如制作霍尔器件以表征其载流子类型和浓度，发现Nb和Re掺杂样品的霍尔电阻测量显示出相反的极性，进一步证实了Nb（Re）掺杂分别在MoTe₂薄膜中引入了空穴（电子）载流子。随着p型和n型杂质载流子浓度的增加，掺杂MoTe₂薄膜的电导率逐渐增加，这为实现对碲化钼薄膜电学性能的精准调控提供了有力的技术支持。将精准pn掺杂技术应用于制备互补型反相器电路阵列，具有重要的实际意义。在集成电路中，互补型反相器是基本的逻辑单元，它由p型和n型晶体管组成，能够实现信号的反相和放大功能。利用共溅射掺杂技术制备的p型和n型碲化钼薄膜，可以构建高性能的互补型反相器电路阵列。与传统的硅基互补型反相器相比，基于碲化钼薄膜的互补型反相器具有一些独特的优势。由于碲化钼薄膜的二维结构，能够有效抑制短沟道效应，使得反相器在保持较高性能的同时，可以实现更小的尺寸，从而提高集成电路的集成度。碲化钼薄膜的载流子迁移率较高，这使得反相器的开关速度更快，能够满足高速电路的需求。在制备过程中，共溅射掺杂技术能够实现对碲化钼薄膜电学性能的精准控制，从而提高反相器电路阵列的性能一致性和稳定性，降低电路的功耗和噪声。4.1.2梯度掺杂与可重构器件梯度掺杂与可重构器件是碲化钼薄膜电学性能调控的又一重要研究方向，清华大学刘锴课题组在这方面取得了显著进展。该课题组以双极性的MoTe₂沟道材料为基础，基于沟道梯度掺杂机制，构建了具有丰富可重构功能的二维可重构器件。其基本原理是在二维MoTe₂器件两侧同时施加大源漏电压和大栅压，使得在沿沟道方向上引入梯度分布的有效栅压。该有效栅压能精准控制沟道表面的气体吸脱附，从而实现双极性MoTe₂沟道的梯度掺杂和极性调控。在大源漏电压和大栅压的作用下，沟道表面的气体分子会发生吸附或脱附，从而改变沟道的电子浓度和极性。当气体分子吸附在沟道表面时，会引入额外的电子或空穴，导致沟道的掺杂类型和浓度发生变化；而当气体分子脱附时，沟道的掺杂情况又会恢复到原来的状态。通过控制在重构过程中施加的源漏电压和栅极电压，可以在沟道中引入不同的梯度掺杂分布，从而实现器件的多种可重构功能。该器件可以实现极性可调的二极管功能，通过精确调控的梯度掺杂，能够分别将可重构MoTe₂器件重构为np结和pn结，其整流比可达10⁴，并且拥有光电探测能力。在正向偏置时，二极管能够导通电流，而在反向偏置时，电流几乎无法通过，同时在光照下，二极管能够产生光生载流子，实现光电转换。该器件还可作为存储器使用，拥有约25V的存储窗口，存储比超过10³，保持时间超过36h。在存储数据时，通过施加特定的电压，使沟道处于不同的掺杂状态，从而实现数据的写入和存储；在读取数据时，通过检测沟道的电学性能变化，来确定存储的数据。可重构MoTe₂器件还能模拟生物突触的多种可塑性功能，包括生物同突触可塑性、异突触可塑性的稳态功能和异突触元可塑性功能。在模拟生物异突触元可塑性时，该器件同时拥有低至7.3fW的调制功耗，优于之前报道的拥有元可塑性的二维人工神经突触。在模拟生物同突触可塑性时，器件能够根据输入信号的强度和频率，调整自身的电学性能，就像生物突触在学习和记忆过程中对信号的处理一样。与传统的可重构器件相比，基于MoTe₂的可重构器件具有明显的优势。传统的可重构器件通常结构复杂，需要多个栅极或异质材料的引入，这不仅增加了系统的复杂性和制造成本，还可能导致器件性能的不稳定。而基于MoTe₂的可重构器件采用单栅极结构，通过沟道梯度掺杂机制实现多种可重构功能，在低结构复杂度的情况下，实现了丰富的可重构功能，降低了制造成本，提高了器件的性能和稳定性。这种可重构器件在人工智能、物联网等领域具有广阔的应用前景，能够为构建高性能、多功能的电子系统提供新的解决方案。4.2基于结构调控的电学性能优化4.2.1相变与重结晶调控碲化钼存在金属相（1T'）与半导体相（2H），二者之间的基态能级差仅为35meV，这种微小的能量差异使得在外界条件发生变化时，碲化钼能够在这两种相之间实现可控相变，为制备特定相结构的薄膜提供了可能。北京大学叶堉研究员课题组提出的利用相变和重结晶过程制备晶圆尺寸单晶半导体相碲化钼（MoTe₂）薄膜的方法，具有创新性和重要的应用价值。在制备过程中，首先通过碲化磁控溅射钼膜的方法得到含有碲空位的晶圆尺寸多晶1T'相MoTe₂薄膜。碲空位的存在对薄膜的性能和后续的相变过程有着重要影响。由于碲空位的引入，薄膜的晶体结构出现局部缺陷，这些缺陷会改变薄膜内部的电子云分布，使得1T'相MoTe₂薄膜的电学性能发生变化，其电导率会因为碲空位导致的电子散射增加而有所降低。这些碲空位也为后续的相变提供了原子扩散的通道，是实现可控相变的关键因素之一。随后，通过定向转移技术将机械剥离的单晶MoTe₂纳米片作为诱导相变的籽晶转移到1T'-MoTe₂晶圆的正中央。籽晶在相变过程中起到了关键的模板作用。当籽晶与1T'相MoTe₂薄膜接触时，由于籽晶具有完整的晶体结构和特定的晶格取向，它能够诱导周围1T'相MoTe₂的原子按照籽晶的晶格结构进行重排。在这个过程中，原子的扩散和重排机制至关重要。在温度和原子浓度梯度的驱动下，1T'相中的原子逐渐向籽晶附近扩散，同时在籽晶的模板作用下，按照籽晶的晶格取向进行重排，从而实现从1T'相到2H相的转变。为了抑制其他成核，通过原子层沉积的致密氧化铝薄膜隔绝1T'相MoTe₂薄膜与环境中的Te原子接触。这一步骤有效地控制了相变过程中的成核位置和数量，使得相变能够在籽晶的诱导下有序进行。在种子区域内打孔，使种子区域成为Te原子补给并维系1T'到2H相变的唯一通道。这样，通过精确控制Te原子的供应，进一步保证了相变过程的可控性，使得相变能够以单一成核的方式进行，最终实现了面内二维外延的单晶薄膜生长。在整个相变过程中，伴随着以异质界面处2H相MoTe₂为模板的重结晶过程。这一过程使得相变后的整个薄膜的晶格结构和晶格取向与籽晶完全一致，最终得到晶圆尺寸的单晶MoTe₂薄膜。这种通过相变和重结晶过程制备的单晶半导体相碲化钼薄膜，具有优异的电学性能。由于其单晶结构，薄膜中的晶界大幅减少，载流子在传输过程中受到的散射显著降低，从而提高了载流子迁移率。与多晶碲化钼薄膜相比，这种单晶薄膜的载流子迁移率可提高数倍，电导率也相应增加，为其在高性能电子器件中的应用奠定了坚实的基础。4.2.2异质结构与界面工程碲化钼与其他材料形成异质结构时，界面特性对电学性能有着显著影响。以碲化钼与硒氧化铋（Bi₂O₂Se）形成的异质结为例，华南师范大学的陈建茹、高伟等人制备的Bi₂O₂Se/MoTe₂异质结光电晶体管展现出独特的电学性能。在这种异质结构中，Bi₂O₂Se具有超高的迁移率、突出的稳定性、可调谐的带隙和优异的力学性能，而MoTe₂则具有自身独特的电学和光学性质。当二者形成异质结时，界面处的电子云分布发生变化，导致能带结构出现弯曲和调整。在Bi₂O₂Se/MoTe₂异质结中，由于两种材料的电子亲和能和功函数不同，在界面处会形成内建电场。这一内建电场对载流子的传输和复合过程产生重要影响。当光照射到异质结上时，产生的电子-空穴对在内建电场的作用下会被迅速分离，电子向MoTe₂一侧移动，空穴向Bi₂O₂Se一侧移动。这种高效的载流子分离机制提高了光生载流子的收集效率，从而增强了光电晶体管的光响应性能。内建电场还可以抑制载流子的复合，延长载流子的寿命，进一步提高器件的性能。界面态密度也是影响异质结构电学性能的重要因素。界面态是指在异质结界面处由于原子排列不匹配、化学键断裂等原因形成的电子态。这些界面态会捕获载流子，增加载流子的复合概率，从而降低器件的性能。在Bi₂O₂Se/MoTe₂异质结中，如果界面态密度过高，光生载流子在传输过程中就容易被界面态捕获，导致载流子的损失增加，光响应度降低。因此，降低界面态密度是提高异质结构电学性能的关键之一。通过界面工程可以有效地优化异质结构的电学性能。在制备Bi₂O₂Se/MoTe₂异质结时，可以采用适当的表面处理方法，如在转移MoTe₂纳米片到Bi₂O₂Se纳米片上之前，对Bi₂O₂Se纳米片表面进行清洗和钝化处理，去除表面的杂质和缺陷，减少界面态的形成。选择合适的转移工艺也至关重要。采用干法转移工艺，能够避免湿法转移过程中可能引入的杂质和水分，从而减少界面