《半导体技术》课件-第三部分

第三部分第一章门电路与组合逻辑电路

第二章触发器与时序逻辑电路第一章门电路与组合逻辑电路2.掌握数字电路中常用数制间的相互转换。

3.掌握逻辑代数的逻辑变量和三种基本逻辑运算：与运算、或运算、非运算。

4.掌握用逻辑代数的基本公式和定律对逻辑函数进行化简。

5.了解三种基本逻辑门电路——与门、或门和非门的电路结构和工作原理。

6.掌握与门、或门和非门的逻辑功能和逻辑符号。

7.掌握复合逻辑门电路与非门、或非门和异或门的逻辑功能和逻辑符号。第一章门电路与组合逻辑电路8.掌握组合逻辑电路的特点和分析方法。

9.掌握简单组合逻辑电路的设计方法。

2.熟悉TTL中、小规模集成门电路的外形、引脚排列和使用方法。

第一节数制及数制间的转换

第二节逻辑代数及逻辑函数的化简

第三节基本逻辑门电路

第四节组合逻辑电路的分析与设计第一节数制及数制间的转换一、数制

1.十进制

2.二进制

3.八进制

4.十六进制第一节数制及数制间的转换表4-1几种进制的对应关系表二、数制间的相互转换

1.二进制数、八进制数、十六进制数转换为十进制数

2.十进制数转换为二进制第一节数制及数制间的转换例4-1将十进制数58转换成二进制。

解Q1.TIF第一节数制及数制间的转换3.二进制与八进制间的相互转换

(1)二进制整数转换为八进制数由于三位二进制数从000~111八种组合刚好对应着八进制数的八个数字符号，所以对于二进制整数转换为八进制数，可以用的方法是：把将二进制数从最低位开始向前，每三位为一组，最后不足三位的加0补足三位，再按从高位到低位的顺序依次写出各组所对应的八进制数，即可得到转换后的八进制数。

例4-2将二进制数11100101转换成八进制数。

解二进制:011100101第一节数制及数制间的转换(2)八进制整数转换为二进制数具体方法是：将八进制数中的每一位分别用对应的三位二进制数代替，再按从高位到低位的顺序依次写出即可。

例4-3将八进制数572转换成二进制数。

解八进制:572

4.二进制与十六进制间的相互转换

例4-4将二进制数10111010110转换成十六进制数。

解二进制:010111010110

例4-5将十六进制数9A7E转换成二进制数。

解十六进制:9A7E第二节逻辑代数及逻辑函数的化简一、逻辑代数及其基本运算

1.基本逻辑运算

(1)与运算在图4-1所示的“与”逻辑关系的开关电路中，只有当开关A和B全部闭合时，灯F才亮，否则灯F就灭。图4-1“与”逻辑关系

的开关电路第二节逻辑代数及逻辑函数的化简表4-2与运算真值表第二节逻辑代数及逻辑函数的化简(2)或运算在图4-2所示的“或”逻辑关系的开关电路中，只要开关A或B中有一个(或一个以上)闭合时，灯F就亮；只有当开关全部断开时，灯F才灭。图4-2“或”逻辑关系的开关电路第二节逻辑代数及逻辑函数的化简表4-3或运算真值表第二节逻辑代数及逻辑函数的化简(3)非运算在图4-3所示的“非”逻辑关系的开关电路中，当开关A断开时，灯F亮；而开关A闭合时，灯F灭。图4-3“非”逻辑关系的开关电路第二节逻辑代数及逻辑函数的化简表4-4非运算真值表2.逻辑代数的基本运算定律第二节逻辑代数及逻辑函数的化简(1)基本定律

(2)交换律

(3)结合律

(4)分配律

(5)吸收律

(6)还原律

(7)包含律

(8)反演律(摩根定律)

例4-6证明反演律(摩根定理)=+。

解列出真值表，见表4-5。第二节逻辑代数及逻辑函数的化简表4-5真值表例4-7证明：AB+C+BC=AB+C。

解AB+C+BC=AB+C+BC(A+)

二、逻辑函数的化简

(1)并项法利用公式A+=1进行化简，将两项合并为一项，并消去一个变量。

(2)吸收法利用公式A+AB=A进行化简，消去多余项。第二节逻辑代数及逻辑函数的化简(3)消去法利用公式A+B=A+B进行化简，消去多余的因子。

(4)配项法

例4-8化简逻辑函数F=A+B+C+B。

解F=A+B+C+B第三节基本逻辑门电路表格第三节基本逻辑门电路一、“与”门电路

1)UA=UB=0V时，二极管VD1、VD2均导通，输出UF=0.7V。

2)UA=0V，UB=3V时，VD1管两端正向电压较高而优先导通，UF=0.7V，VD2管反偏截止。

3)UA=3V，UB=0V时，VD2管优先导通，UF=0.7V，VD1管反偏截止。

4)UA=UB=3V时，VD1、VD2两个管均导通，输出UF=3.7V。第三节基本逻辑门电路图4-5二极管“与”门电路及其逻辑符号

a)电路b)逻辑符号第三节基本逻辑门电路表4-6“与”门真值表第三节基本逻辑门电路二、“或”门电路

1)UA=UB=0V时，VD1、VD2两个管均反偏截止，输出UF=0V。

2)UA=0V，UB=3V时，VD1管反偏截止，VD2管导通，UF=2.3V。

3)UA=3V，UB=0V时，VD1管导通，VD2管反偏截止，UF=2.3V。

4)UA=UB=3V时，VD1、VD2两个管均导通，输出UF=2.3V。第三节基本逻辑门电路图4-6二极管“或”门电路及其逻辑符号

a)电路b)逻辑符号第三节基本逻辑门电路表4-7“或”门真值表第三节基本逻辑门电路三、“非”门电路图4-7晶体管“非”门电路及其逻辑符号

a)电路b)逻辑符号第三节基本逻辑门电路表4-8“非”门真值表第三节基本逻辑门电路四、复合逻辑门

1.“与非”门图4-8“与非”门逻辑结构及其逻辑符号

a)逻辑结构b)逻辑符号表4-9“与非”门真值表第三节基本逻辑门电路2.“或非”门图4-9“或非”门逻辑结构及其逻辑符号

a)逻辑结构b)逻辑符号表4-10“或非”门真值表第三节基本逻辑门电路3.“异或”门图4-10“异或”门逻辑结构及其逻辑符号

a)逻辑结构b)逻辑符号第三节基本逻辑门电路表4-11“异或”门真值表第三节基本逻辑门电路一、实验目的

1.熟悉门电路的逻辑功能。

2.熟悉TTL中、小规模集成门电路的外形、引脚排列和使用方法。

二、实验器材

1.四二输入与门74LS08。

2.四二输入或门74LS32。

3.六反相器74LS04。

4.数字电路实验系统。

三、基本知识第三节基本逻辑门电路图4-1174LS08引脚排列图第三节基本逻辑门电路图4-1274LS32引脚排列图第三节基本逻辑门电路图4-1374LS04引脚排列图第三节基本逻辑门电路四、实验内容

1.与门74LS08的功能测试图4-14与门74LS08的功能测试电路原理图第三节基本逻辑门电路表4-1274LS08的功能测试表第三节基本逻辑门电路2.或门74LS32的功能测试

3.非门(反相器)74LS04的功能测试图4-15非门74LS04的功能测试电路原理图第三节基本逻辑门电路表4-1374LS04的功能测试表第三节基本逻辑门电路五、实验报告要求第四节组合逻辑电路的分析与设计第四节组合逻辑电路的分析与设计表格第四节组合逻辑电路的分析与设计表格第四节组合逻辑电路的分析与设计表格一、组合逻辑电路的分析

1.组合逻辑电路分析步骤第四节组合逻辑电路的分析与设计1)写出逻辑函数表达式。

2)化简逻辑函数表达式。

3)列出真值表。

4)根据真值表，确定逻辑电路的逻辑功能。

2.举例说明组合逻辑电路的分析方法

例4-9试分析图4-19所示电路的逻辑功能。图4-19例4-9图第四节组合逻辑电路的分析与设计表4-14真值表第四节组合逻辑电路的分析与设计解为了分析方便，在图中标注中间变量，即F1、F2、F3和F4。

1)写出逻辑函数表达式

2)化简逻辑函数表达式

3)列写真值表见表4-14。

4)逻辑功能说明。

二、组合逻辑电路的设计

１.组合逻辑电路的设计步骤

1)根据设计要求，设置输入、输出变量并赋予逻辑值。第四节组合逻辑电路的分析与设计2)列出真值表(实际逻辑问题中输入变量与输出变量之间的逻辑关系)。

3)根据真值表，写出逻辑函数表达式。

4)根据需要对逻辑函数式进行化简和变换。

5)画逻辑电路。

2.举例说明组合逻辑电路的设计方法第四节组合逻辑电路的分析与设计例4-10一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器同时发出火灾检测信号时，报警系统才产生报警信号，否则不发出报警信号。设计一个产生报警控制信号的电路。

解(1)根据设计要求，设输入、输出变量并赋予逻辑值如下：

(2)列真值表，见表4-15。第四节组合逻辑电路的分析与设计表4-15真值表(3)由真值表写出逻辑函数表达式为

(4)化简逻辑函数表达式为

(5)根据化简后的逻辑表达式，可画出产生报警控制信号的逻辑电路，如图4-20所第四节组合逻辑电路的分析与设计图4-20例4-10图1.二进制只有两个数码“1”和“0”，便于用来表示两种不同的电路状态，所以在数字电路中得到广泛应用。第四节组合逻辑电路的分析与设计2.逻辑代数是研究数字逻辑电路的重要工具。

3.三种基本逻辑运算(与、或、非)的逻辑表达式和真值表。

4.逻辑代数的基本运算定律。

5.利用逻辑代数的基本公式和定律对逻辑函数进行化简的方法——公式化简法。

6.用不同进制计数时应注意每一位的构成方法(所使用的数字符号)，以及从低位到高位的进位规则。

7.用十进制、二进制、八进制和十六进制表示的数字之间的相互转换方法。第四节组合逻辑电路的分析与设计8.组合逻辑电路分析：已知逻辑电路，求逻辑功能。

9.组合逻辑电路的设计：已知逻辑功能，求逻辑电路。

10.逻辑门电路是构成数字电路的基本单元，最简单的门电路有“与”门、“或”门和“非”门，由基本逻辑门可组合成复合门，如“与非”门、“或非”门和“异或”门等。

11.门电路的输入和输出只有“高电平”和“低电平”两种状态，可用“1”和“0”两个符号来表示。

12.逻辑门电路的逻辑关系可用逻辑符号、真值表和逻辑表达式等来表示。第四节组合逻辑电路的分析与设计13.组合逻辑电路的特点是在任一时刻电路的输出状态只取决于该时刻电路的输入信号，而与信号作用之前电路的状态无关。

1.将下列十进制数转换成二进制数。

(1)(61）10

2.将下列二进制数转换成十进制、八进制和十六进制数。

(1)(1100）2

3.完成下列数制转换。

(1)(375）8=(

(2)(48A）16=(第四节组合逻辑电路的分析与设计4.利用逻辑代数的基本公式和定律证明下列等式。

(1)AC+A+=

(2)AB+A+AB=A+AB

(3)AB+A+AB=A

(4)AB+C+C=AB+C

5.用公式法化简下列逻辑函数。

(1)F=A+B+BCD

(2)F=AC++B+

(3)F=ABC+AC+A+CD

(4)F=A(C+BD)+B(C+DE)+B第四节组合逻辑电路的分析与设计6.输入A、B的波形如图4-21所示，试分别画出与门、或门、与非门、或非门和异或门的输出波形。图4-21习题6图7.三输入端与非门和或非门的逻辑符号和输入波形如图4-22所示，试分别画出相应的输出波形。第四节组合逻辑电路的分析与设计图4-22习题7图8.写出如图4-23所示各逻辑图的逻辑函数表达式。

9.分别用与非门实现如下逻辑表达式，要求电路尽量简单，与非门输入端的数目不限。第四节组合逻辑电路的分析与设计(1)F=(B+D)(+)+AD

(2)F=+B+BC

10.设计一个A、B、C三人表决电路。图4-23习题8图第二章触发器与时序逻辑电路2.掌握RS触发器、JK触发器、D触发器和T触发器的逻辑功能、逻辑符号和工作波形。

3.掌握寄存器的功能、分类、结构与工作原理。

4.了解四位双向移位寄存器74LS194的外引脚排列图及其逻辑符号。

5.了解计数器的作用与分类。

6.掌握二进制计数器的结构与工作原理。

第一节触发器

第二节寄存器

第三节计数器第一节触发器表格第一节触发器表格第一节触发器表格一、RS触发器第一节触发器1.基本RS触发器图4-26基本RS触发器

a)逻辑电路b)逻辑符号(1)D=0，D=1所谓D=1，就是将D端保持高电位；第一节触发器而D=0，就是在D端加一负脉冲(低电平)。

(2)D=1，D=0设触发器的初始状态为0，即Q=0，=1。

(3)D=1，D=1设触发器的初始状态为0，即Q=0，=1。

(4)D=0，D=0这时Q==1，触发器既不是0状态，也不是1状态，从而破坏了Q和的互补关系。表4-18基本RS触发器真值表第一节触发器表4-19基本RS触发器的简化真值表图4-27基本RS触发器的工作波形第一节触发器2.同步RS触发器图4-28同步RS触发器

a)逻辑电路b)逻辑符号1)如果R=0，S=1，则G3门的输出为1，G4门的输出为0，第一节触发器此时触发器不论原来为何种状态都将变为1状态。

2)如果R=1，S=0，则G3门的输出为0，G4门的输出为1，此时触发器不论原来为何种状态都将变为0状态。

3)如果R=0，S=0，则G3门和G4门的输出均为1，触发器将保持原来的状态不变。图4-29同步RS触发器的工作波形第一节触发器4)如果R=1，S=1，则G3门和G4门的输出均为0，致使Q==1，触发器既不是0态，也不是1态，从而破坏了Q和的互补关系。表4-20同步RS触发器在CP=1时的真值表表4-21同步RS触发器的简化真值表第一节触发器二、JK触发器图4-30JK触发器的逻辑符号

a)下降沿触发b)上升沿触发第一节触发器表4-22JK触发器的真值表1)当J=0,K=0时，触发器保持原状态不变。

2)当J=0,K=1时，无论原来是0状态还是1状态，触发器都被置0。

3)当J=1,K=0时，无论原来是0状态还是1状态，触发器都被置1。第一节触发器4)当J=1,K=1时，触发器翻转，每来一个CP脉冲，触发器的状态都要改变一次。图4-31JK触发器的工作波形三、D触发器第一节触发器图4-32D触发器的逻辑符号第一节触发器表4-23D触发器的真值表第一节触发器图4-33D触发器的工作波形四、触发器逻辑功能的转换

1.将JK触发器转换为T触发器第一节触发器1)当T=0时，相当于JK触发器的J=K=0，触发器保持原状态不变。

2)当T=1时，相当于JK触发器的J=K=1，触发器翻转，具有计数功能。图4-34T触发器的逻辑图第一节触发器表4-24T触发器的真值表第一节触发器图4-35T触发器的工作波形2.将JK触发器转换为T′触发器第一节触发器图4-36T′触发器的逻辑图及其工作波形

a)逻辑图b)工作波形3.将JK触发器转换为D触发器第一节触发器图4-37JK触发器转成D的转换电路第一节触发器一、实验目的

1.掌握RS、JK和D触发器的逻辑功能。

2.学会正确使用RS、JK和D触发器。

二、实验器材

1.双JK触发器74LS112×1。

2.双D触发器74LS74×1。

3.四二输入与非门74LS00×1。

4.数字电路实验系统。

三、基本知识

1.基本RS触发器第一节触发器图4-38基本RS触发器第一节触发器2.JK触发器图4-3974LS112型双JK触发器引脚排列图及其逻辑符号

a)引脚排列图b)逻辑符号3.D触发器第一节触发器图4-4074LS74引脚排列图及逻辑符号

a)引脚排列图b)逻辑符号四、实验内容第一节触发器1.测试基本RS触发器的逻辑功能

1)选用74LS00中的两个与非门，按图4-38所示接成基本RS触发器，输入端D、D接电平开关，输出端Q、接电平指示灯。表4-25基本RS触发器的逻辑功能测试表2)验证触发器的“不定状态”，使输入端D和D同时置0或置1，重复多次。

2.测试双JK触发器74LS112逻辑功能第一节触发器1)测试异步复位端D和异步置位端D的功能。表4-２６复位、置位的逻辑功能测试表2)测试JK触发器的逻辑功能。表4-27JK触发器的逻辑功能测试表第一节触发器表4-27JK触发器的逻辑功能测试表3.测试双D触发器74LS74的逻辑功能

1)测试异步复位端Ｄ和异步置位端Ｄ的功能。第一节触发器表4-28复位、置位的逻辑功能测试表2)测试Ｄ触发器的逻辑功能。表4-29D触发器的逻辑功能测试表五、实验报告要求第一节触发器1.整理实验中观察、测试到的结果。

2.比较各种不同类型触发器的触发方式有什么不同？

六、思考第二节寄存器一、数码寄存器

1.清除数码

2.接收数码(并行输入方式)

3.存储数码

4.输出数码(并行输出方式)图4-41四位数码寄存器的逻辑图第二节寄存器二、移位寄存器

1.单向移位寄存器图4-42四位左移寄存器的逻辑图第二节寄存器表4-３０左移寄存器的状态表第二节寄存器图4-43左移寄存器的工作波形2.集成双向移位寄存器第二节寄存器图4-44双向移位寄存器74LS194的外引脚排列图及其逻辑符号

a)外引脚排列图b)逻辑符号第二节寄存器表4-３174LS194的逻辑功能表1)当=0时，无论M1、M0、CP为何值，寄存器均清零。

2)当=1，M1M0=00时，无论CP如何，寄存器中数码保持不变。

3)当=1，且CP上升沿到来时，其工作方式由M1、M0决定。第三节计数器表格表格第三节计数器表格第三节计数器表格一、异步二进制计数器

1.异步二进制加法计数器

(1)电路组成二进制的两个数码0和1，可以用触发器的两个稳态来表示。第三节计数器图4-47三位异步二进制加法计数器(2)工作原理计数器工作前应先清零。第三节计数器表4-32三位异步二进制加法计数器的状态表第三节计数器图4-48三位异步二进制加法计数器的工作波形2.异步二进制减法计数器第三节计数器(1)电路组成将图4-47所示的低位触发器的Q端接至高位触发器的CP端，改接为低位的端与高位的CP端相连，就得到了三位异步二进制减法计数器，如图4-49所示。图4-49三位异步二进制减法计数器第三节计数器(2)工作原理计数之前先清零。表4-33三位二进制减法计数器的状态表第三节计数器图4-50三位异步二进制减法计数器的工作波形二、同步计数器第三节计数器图4-51三位同步二进制加法计数器1.计数译码显示系统的组成第三节计数器图4-52ＬＥＤ数码显示管的内部

电路结构和管脚排列第三节计数器2.LED数码管的简介

1)LED数码显示管以其体积小、重量轻、成本低、电流小、电压低、亮度高、寿命长、能以CMOS、TTL电路兼容等良好性能和特点而被广泛选作数字仪表、数控装置、计算机等数字设备和数字系统的数显器件。

2)LED数码显示器有共阴极和共阳极两大类，使用时要求配用相应的译码/驱动器。

3)LED数码管的内部电路结构和管脚排列如图4-５２所示。第三节计数器4)使用LED数码显示管时，工作电流一般为10mA/段，既保证亮度适中，又不会损坏器件，故使用中必须在数码管每段各接一个适当电阻。

3.译码驱动器简介

1)74LS48简介。

2)引出端符号说明。图4-53LED数码管的内部电路结构和管脚排列

a)内部电路结构b)管脚排列第三节计数器图4-５４译码驱动器７４LS48的接线第三节计数器图4-５５74LS48逻辑符号和管脚排列

a)逻辑符号b)管脚排列第三节计数器表4-３４74LS48的功能表1.触发器是构成时序逻辑电路的基本单元电路，它有两个稳定状态。第三节计数器2.根据逻辑功能不同，触发器可分为RS触发器、JK触发器、D触发器和T触发器等。

1)基本RS触发器具有置0、置1和保持原状态不变的逻辑功能。

2)同步RS触发器在CP的控制下，根据输入信号R、S的不同，具有置0、置1和保持原状态不变的逻辑功能。

3)JK触发器在CP下降沿的控制下，根据输入信号J、K的不同，具有置0、置1、保持和翻转的逻辑功能。

4)D触发器在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能。第三节计数器5)T触发器具有保持和计数(翻转)两种功能，受T端输入信号控制，T=0，不计数；T=1，计数。

３.计数器是用于累计并寄存输入脉冲个数的一种典型时