《电工电子 》课件-第七章 数字电路基础

第七章数字电路基础一、数字信号与数字电路

1.数字信号在数值上和时间上不连续变化的信号基本工作信号是脉冲信号脉冲的“有”和“无”分别用“1”和“0”代表2.数字电路工作在数字信号下的电子电路叫做数字电路第一节数字电路概述b数字信号波形图7-1电信号波形a模拟信号波形tV(t)tV(t)

数字电路具有如下特点：（1）数字电路的工作信号是离散的数字信号。高低电平的数字量，可以用开关的通断来实现。因此，数字电路是一系列开关电路。（2）数字电路的研究对象是电路输入与输出之间的逻辑关系，分析数字电路的工具是逻辑代数，表达电路的功能主要用真值表、逻辑函数表达式及波形图等。（3）数字电路多数在开关状态，由于只考虑信号的有无、数目，无需考虑信号的大小，因此抗干扰能力强，可靠性高。

数字电路中，把电路的“1”态称为逻辑“1”，“0”态称为逻辑“0”。若规定高电平为逻辑“1”，低电平为逻辑“0”，则称为正逻辑；反之则称负逻辑。二、数制和码制

1.数制

数制是指多位数码中每一位的构成方法和低位向高位的进位规则。（1）十进制其特点是数字的每一位都由0～9中的一个数码构成，计数的基数为10，进位规律是“逢十进一”，常用D表示。（2）二进制其特点是数字的每一位仅为0或1这两种数码，计数的基数为2，进位规律是“逢二进一”，常用B表示。（3）八进制其特点是数字的每一位由0～7中的一个数码构成，计数基数为八，进位规律是“逢八进一”。（4）十六进制其特点是数字的每一位由0～9、A、B、C、D、E、F中的一个数码构成，计数基数为16，进位规律是“逢十六进一”。2.不同进制数的相互转换：（1）二进制数转换成十进制数二进制数转换成十进制数的方法是按权展开，求加权系数之和。任意进制数转换成十进制数都可采用此法。（2）十进制数转换成二进制数十进制数转换成任意进制数都可用基数乘除法。十进制整数转换成二进制可采用“除2取余，商为0止，逆序排列法”。十进制小数转换成二进制小数可采用“乘2取整，顺序排列法”。

例：将（37.852）10转换为二进制数（误差）解：整数部分转换用除式如下，小数部分转换用如下乘式所以（37.872）10=（100101.1101）2（3）二进制数转换成八进制数和十六进制数例：[1100111]2=[001，100，111]2=[147]8[10100111]2=[1010，0111]2=[A7]16转换到第四位误差小于3.码制不同的数码不仅可以表示数量的不同大小，而且还能用来表示不同的事物。在后一种情况下，这些数码已没有数量大小的含意，只是表示不同事物的代号而已，它们常按一定规律编制的各种代码来代表，这一规律称为码制。表7-1常用的BCD码作业：P1747-1小结一、数字信号与数字电路二、数制和码制数字电路具有如下特点：

3.码制1.数制2.不同进制数的相互转换第二节基本逻辑门电路逻辑关系多个输入一个输出数字电路的基本部分是：开关电路“门”电路又称又称“门”电路基本逻辑门输入有输出一、与门电路1．与逻辑关系与逻辑：当决定事件（Y）发生的所有条件（A，B，C，…）均满足时，事件（Y）才能发生。例：开关A，B串联控制灯泡YA、B都断开，灯不亮。A断开、B接通，灯不亮。A接通、B断开，灯不亮。A、B都接通，灯亮。

将开关接通记作1，断开记作0；灯亮记作1，灯灭记作0。可以作出如下表格来描述与逻辑关系：功能表Ｙ＝Ａ•Ｂ两个开关均接通时，灯才会亮。逻辑表达式为：真值表实现与逻辑的电路称为与门。与门的逻辑符号：Ｙ＝Ａ•Ｂ2．与门的逻辑符号和逻辑功能YABY0（0V）0（0V）0（0.7V）0（0V）1（5V）0（0.7V）1（5V）0（0V）0（0.7V）1（5V）1（5V）1（5V）二极管与门电路或逻辑：当决定事件（Y）发生的各种条件A，B，C，…)中，只要有一个或多个条件具备，事件（Y）就发生。二、或门电路1．或逻辑关系真值表两个开关只要有一个接通，灯就会亮。逻辑表达式为：Ｙ＝Ａ+Ｂ2．或门的逻辑符号和逻辑功能实现与逻辑的电路称为或门。与门的逻辑符号：Y=A+B或门逻辑表达式为：与普通代数和式相似，故逻辑或又称逻辑加。但两者仅是形式相似，含义是不同的。三、非门电路1．非逻辑关系非逻辑：指的是逻辑的否定。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。表达式为：2．非门的逻辑符号和逻辑功能AF0（0V）1（12V）1（3V）0（0.3V）逻辑状态表

输出端加小圆圈，表示输出信号取反。YYY四、复合门1、与非运算：逻辑表达式为：图7-8与非门逻辑结构图及逻辑符号

图7-9或非门逻辑结构图及逻辑符号表7-6或非门逻辑状态表2．或非门表达式3．与或非门表达式4．异或门表达式图7-10与或非门逻辑结构图及逻辑符号图7-11异或门逻辑符号表7-8异或门逻辑状态表五、集成逻辑门

1．集成门电路的分类数字集成门电路按照组成器件的种类可分两大类：一类是晶体管——晶体管逻辑电路，简称TTL路；另一类是场效应管型数字集成电路，简称MOS电路。TTL电路的特点是运行速度比较快，电源电压比较低（仅5V），有较强的带负载能力。TTL与非门输出高电平一般取3.6V，输出低电平一般取0.4V。CMOS门的优点是功耗低，可靠性好，电源电压范围宽，容易和其他电路接口；缺点是工作速度低。

此外，三态门也是一种常用集成门电路，它是三状态与非门的简称。它的输出有三种逻辑状态：0态、1态和高阻态（禁止状态）。三态门的逻辑符号如图7-13所示。其中a图是高电平使能三态门。它的逻辑功能是：当使能端E接高电平时，输入端A、B与输出端Y之间执行与非逻辑关系，称为三态门的工作状态；当E接低电平时，输出呈高阻态，相当于与所连接的电路断开。图7-13b是低电平使能三态门。它的逻辑功能是：当使能端E为高电平时，三态门处于高阻态；E为低电平时，三态门处于工作状态。2．数字集成门电路外形举例作业：P1747-2、7-3第三节集成触发器

能够存储1位二值信号的基本单元电路统称为触发器触发器必须具备以下两个基本特点：

第一、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1；

第二、根据不同的输入信号可以置成1或0状态。一、RS触发器1．基本RS触发器

基本RS触发器的逻辑图和逻辑符号见图7-17。电路由两个与非门交叉耦合组成。a)逻辑结构b)逻辑符号图7-17基本RS触发器

触发器的状态有以下4种情况：1）当Sd=1，Rd=0时，触发器处于置0状态（复位态），Rd称为置0端。2）当Sd=0，Rd=1时，触发器处于置1状态（置位态），Sd端称为置1端。3）当Sd=Rd=1时，即输入端为高电平时不能改变输出端状态，触发器状态不变。4）当Sd=Rd=0时，这种状态是不允许的，必须禁止，称为禁止输入组合。基本RS触发器逻辑状态表见表7-10。表7-10基本RS触发器逻辑状态表2．同步RS触发器具有时钟脉冲控制信号的RS触发器称为钟控RS触发器，又称同步RS触发器。它由四个与非门构成。图7-18是同步RS触发器逻辑图和逻辑符号同步RS触发器的逻辑功能见表7-11。a）逻辑结构b）逻辑符号图7-18同步RS触发器表7-11同步RS触发器逻辑状态表二、JK触发器两个同步RS触发器通过连接组合成主从型JK触发器，如图7-19a所示。主从JK触发器状态转换分两步完成：

CP上升沿到来时，输入信号存入主触发器并控制主触发器的输出状态；

CP下降沿到来时，从触发器接收主触发器输出状态的触发而输出0态或1态。这种工作方式称为下降沿触发。主从型JK触发器的逻辑符号如图7-19b所示。图7-19主从型JK触发器

主从JK触发器的逻辑功能有如下四种：当J=K=0时，主触发器状态保持不变，因而CP下降沿到来时，从触发器状态也保持不变，即Qn+1=Qn。当J=0，K=1时，不论触发器的原态是0还是1，CP作用后，触发器的状态总为0，即Qn+1=0，Qn+1=1。当J=1，K=0时，分析与上类似，只不过结果是1，即Qn+1=1，Qn+1=0。当J=K=1时，此时主触发器在CP到达时的状态由反馈线决定，其新态总与原态相反，即Qn+1=Qn。所以到J=K=1时，每来一个CP触发器就翻转一次。根据上述分析可得主从JK触发器逻辑状态表见表7-12表7-12JK触发器逻辑状态表

把J端通过一级非门与K端相连，这样两个输入端合二为一，如图7-20所示，就构成了只有一个输入端的D触发器。其逻辑符号如图7-21。三、D触发器

当D=1时，J=1，K=0，时钟脉冲下降沿到来时触发器状态置1，即Qn+1=1当D=0时，J=0，K=1，时钟脉冲下降沿到来时触发器状态置0，即Qn+1=0。可见，在CP作用后触发器的状态取决于CP作用时D的值，即Qn+1=D，其逻辑状态表如7-13。

四、T触发器

T触发器是把主从型JK触发器的J、K端连在一起构成的，如图7-22。图7-23是它的逻辑符号。当T=1时，每来一次时钟脉冲，触发器状态就翻转一次，即Qn+1=Qn

；当T=0时，触发器的状态保持不变，即Qn+1=Qn

。表7-14为T触发器逻辑状态表。表7-14T触发器逻辑状态表图7-23T触发器逻辑符号作业：P1757-4小结四、T触发器三、D触发器二、JK触发器集成触发器一、RS触发器第四节基本数字部件

数字电路主要有两大重要组成部分。一个是组合逻辑电路；另一类是时序逻辑电路一、二进制加法器1．半加器

完成两个一位二进制数A和B相加的数字电路称为半加器。半加器真值表如表7-15所示。其逻辑结构和逻辑符号如图7-24示表7-15半加器逻辑真值表a）半加器逻辑结构b）半加器逻辑符号图7-24半加器2．全加器

完成两个一位二进制数Ai和Bi本位及来自相邻低位的进位Ci-1相加的数字电路称为全加器。逻辑结构图和逻辑符号如图7-25。全加器的逻辑状态见表7-16。表7-16全加器逻辑状态表图7-25全加器3．全加器集成电路二、译码器

把二进制代码代表的特定含义翻译出来的过程称为译码，完成该功能的数字电路称为译码器。1．通用译码器其输入与输出的关系见表7-17

表7-174/10线译码器输入与输出关系表2．显示译码器显示译码器是将数字或文字的代码译出，并驱动显示器显示出数字文字符号的一种功能器件

7段显示器显示段布置及字形组合如图7-28。表7-18是8421十进制编码七段译码器的字段控制要求。其中√表示该灯亮。图7-287段显示器表7-188421十进制编码七段译码器的字段控制要求三、编码器编码是译码的反过程。实现编码功能的数字电路称之为编码器。图7-30是3位二进制优先编码器148外引脚排列图。真值表如表7-19。

表7-19优先编码器148四、寄存器

用来存储数码的逻辑部件称为寄存器。按其功能不同，可分为数码寄存器和移位寄存器。1．数码寄存器存放数码的组件称为数码寄存器，简称寄存器。图7-31是由四个D触发器组成的四位数码寄存器。图7-31D触发器组成的四位寄存器2．移位寄存器具有数码移位功能的寄存器称为移位寄存器，它分单向移位和双向移位寄存器两大类。图7-32所示是由D触发器组成的四位串入一串/并出左移位寄存器。各触发器的CP均相同，其状态方程为图7-32用D触发器组成的四位左移寄存器

假设各触发器的初始状态都为0，若要寄存数码“1011”，则可由串行输入端D0输入一组与移位脉冲CP同步的串行数码“1011”，则Q3、Q2、Q1、和Q0的状态转换表如表7—20所示。显然：经过四个移位脉冲作用后，四位串行输入数码“1011”全部被送入移位寄存器，由Q3Q2Q1Q0端并行输出，实现了将串行码、转换成并行码的逻辑功能；当需要串行输出时，则Q3端可作为串行输出端，再送入三个移位脉冲，移位寄存器中存放的四位数码“1011”就可由Q3端全部移出，实行串入一串出的逻辑功能。3．寄存器集成电路图7-33是带有清除端的四位寄存器175，它由四个D触发器组成。表7-21是175逻辑功能表。图7-34是四位双向移位寄存器194，表7-22是194功能表

五、计数器计数器若按各个计数单元动作的次序划分，可分为同步计数器和异步计数器；若按进制方式不同划分，可分为二进制计数器、十进制计数器以及任意进制计数器；若按计数过程中数字的增减划分，可分为加法计数器、减法计数器和加减均可的可逆计数器。1．异步二进制加法计数器图7-35是用四个主从JK触发器组成的四位二进制加法计数器逻辑图

图7-35用JK触发器组成的异步二进制四位加法计数器

特性方程当计数脉冲CP输入后，各触发器状态的变化及计数情况见表7-23所示

计数器所累计的输入脉冲数可用下式表示：

N=Q3×23+Q2×22+Q1×21+Q0×20

各级触发器的状态可用波形图表示，如图7-36所示。图7-36各级触发器的波形图

2．集成计数器图7-37是SN7490A型二—五—十进制集成计数器的外引线排列图。表7-24是它的功能表。

图7-37SN7490A二—五—十进制集成计数器外引线排列图表7-24SN7490A功能表作业：P1757-6第五节半导体存储器一、概述

半导体存储器可以存放数据、指令以及运算的中间结果等信息。它实际上是大量寄存器按一定规律结合起来的整体。半导体存储器的种类很多，从存、取功能上可分为只读存储器（Read-OnlyMemory,简称ROM）和随机存储器（RandomAccessMemory,简称RAM）两大类。二、只读存储器ROM

只读存储器是存放固定不变信息的存储器，简称ROM，通常可分为3类：

（1）固定ROM：其存储的信息在生产厂制造时即固定下来，用户不能再改变其存储内容。（2）可编程ROM：其存储的内容由用户按自己的需要写入，但只能写1次，一旦写入便不能再改动。（3）可改写ROM：其所存内容也可由用户写入，而且可以反复擦除再写入。但在电路中正常工作时依然是只读不写。图7-38是ROM的原理结构图。它由地址译码器，存储矩阵和输出缓冲器组成。图7-38RO