《数字电子技术基础与实践》课件第四章课件

14.1基本RS触发器4.1.1概述

1.触发器的特点

(1)具有两个稳定存在的状态,用来表示逻辑状态的0和1,或二进制数0和1。触发器有两个输出端,分别用Q和Q表示。正常情况下Q和Q总是互补的。约定Q端的状态为触发器的状态,如果Q为“1”,Q为“0”,表示为Q=1,Q=0,则称触发器为“1”状态;如果Q为“0”,Q为“1”,表示为Q=0,Q=1,则称触发器为“0”状态。这样可以用Q端的状态表示逻辑变量的两种取值或一位二进制数。2

(2)在触发信号的作用下,根据不同的输入信号可以把触发器的输出(Q)置为1或0状态。即在一定的条件下输出状态是可以变化的。

(3)输入信号消失后,触发器能够把对它的影响保留下来,即具有“记忆”功能。3

2.触发器的分类触发器的电路结构形式不同,触发信号的触发方式也不一样。在不同的触发方式下,当触发信号到达时,触发器的状态转换过程具有不同的特点。如果按照电路的结构进行分类,可以分为RS锁存器、同步触发器(也称为时钟控制触发器,简称钟控触发器)、主从触发器、维持阻塞触发器、边沿触发器等。如果按照触发方式进行分类,可以分为电平触发器、脉冲触发器和边沿触发器三种。如果按照逻辑功能进行分类,可以分为RS触发器、JK触发器、D触发器、T触发器和T'触发器五种。各类触发器又可以由TTL电路或CMOS电路组成。本章首先从触发器的结构及触发方式入手,然后重点从逻辑功能及描述的角度进行分析,最后介绍常见的集成触发器。44.1.2基本RS触发器基本RS触发器由两个门电路交叉耦合而成,它是各类触发器的一部分,也是分析其他触发器的基础。由于基本RS触发器的置0或置1操作是由输入的置0或置1信号直接完成的,不需要触发信号的触发,所以没有把它归入下一节的触发器当中,以示区别。基本RS触发器可以由两个“与非”门组成,也可以由两个“或非”门组成,集成触发器中前者多见,所以这里我们以“与非”门组成的触发器为例进行介绍。5

1.基本RS触发器的电路组成由“与非”门组成的基本RS触发器如图41所示,其中图41(a)为基本RS触发器的逻辑图,图41(b)为逻辑符号。678

3.状态真值表将逻辑功能的分析结果进行归纳,把基本RS触发器的输入信号、触发器的初态以及触发器的次态列成表格即为基本RS触发器的状态真值表,如表4－1所示。910114.2同步RS触发器4.2.1RS触发器电路结构电平触发的触发器又称为同步触发器。基本RS触发器的工作特点是:“置1”、“置0”的负脉冲一出现,Q端的状态立即发生变化,这种工作方式称为直接置位—复位。在实际的数字系统中,一个电路不仅仅只有一个触发器,往往要求整个电路一起动作,即在同一个指挥信号的统一指挥下,统一更新状态。这样就要求在触发器的输入端增加一个控制端,使触发器加上输入信号以后并不立刻输出新的状态,而是在控制信号到来以后,再根据输入信号统一更新状态,这个控制信号是一系列的矩形脉冲信号,称为时钟脉冲(ClockPulse),也称为同步信号,简称时钟,用CP表示。有时钟控制端的触发器称为同步触发器,或称为时钟控制触发器。同步RS触发器的电路结构如图43所示,其中图43(a)为同步RS触发器的逻辑图,图43(b)是它的逻辑符号。121314154.2.3电平触发方式的动作特点

(1)只有CP变为有效电平时,触发器才能接受输入信号,并按照输入信号将触发器的输出置成相应的状态。

(2)在CP=1的全部时间里,R和S状态的变化都可能引起输出状态的改变。在CP回到0以后,触发器保存的是CP回到0以前瞬间的状态。根据上述的动作特点可以想象到,如果在CP=1期间R、S的状态多次发生变化,那么触发器输出的状态也将发生多次翻转(称为“空翻”),这就降低了触发器的抗干扰能力。16

【例4-2】已知同步RS触发器的输入波形如图4-4所示,设触发器的初始状态Qn=0试画出输出端波形。

解因为只有CP=1时,触发器的状态才会发生变化,所以只找出CP=1的各段,每一段按照状态真值表画出。输出波形如图4-4所示。特别注意:在CP=1期间,若R=1,S=1,则Q=1,Q=1,当CP回到低电平后,Q的状态不确定用虚线表示。17184.3边沿触发器4.3.1边沿JK触发器1.逻辑符号边沿JK触发器逻辑符号如图45所示。方框里CP端处的箭头号“∧”表示电路是边沿触发器,方框外CP端处的小圆圈“”表示触发器的工作是受CP下降沿控制,即下降沿触发有效;反之,如果没有小圆圈“”,则表示上升沿触发有效。1920

2.逻辑功能JK触发器是一种具有保持、翻转、置1、置0功能的触发器,它克服了RS触发器的禁用状态,是一种使用灵活、功能强、性能好的触发器。边沿JK触发器的逻辑状态表如表4－3所示,JK触发器的状态转换图如图4－6所示,边沿JK触发器的时序图如图4－7所示。212223

【例4－3】在边沿JK触发器中,给定CP和J、K的波形,如图4－8所示,设触发器的初始状态为1,下降沿触发,画出输出端波形。2425264.3.3维持阻塞型触发器图4－10维持阻塞型D触发器的逻辑符号2728

2.T、T'触发器

T触发器的逻辑功能比较简单,当控制端T=1时,每来一个时钟脉冲,它都要翻转一次;而在T=0时,保持原状态不变。图4－13和图4－14是T触发器的逻辑符号和状态转换图,表4－6是T触发器的真值表。29303132

4.4实验:触发器的实践应用4.4.1集成触发器的测试1.实验目的(1)熟悉74LS112管脚图(见图49)。(2)熟悉74LS74管脚图(见图415)。(3)掌握JK触发器的逻辑功能。(4)掌握D触发器的逻辑功能。33

2.实验仪器

(1)数字电路实验箱。

(2)芯片:74LS112(双下降沿JK触发器)和74LS74(双上升沿D触发器)。

3.实验内容

1)74LS112的逻辑功能测试

(1)时钟端CLK(1管脚)接到单脉冲开关。

(2)输入端J、K(2、3管脚)接到逻辑电平开关。

(3)输出端及反向输出端接电平指示灯。

(4)将直接置“0”端(CLR)和直接置“1”端(PR)接到逻辑电平开关。

(5)按照表4－8进行测试并将测试结果填写在表中。3435364.4.2触发器的逻辑转换

1.实验目的

(1)掌握各触发器的逻辑功能。

(2)掌握触发器相互转换的方法。372.实验仪器(1)数字电路实验箱。(2)连续脉冲源。(3)单次脉冲源。(4)74LS112双JK触发器(或CC4027)、74LS00二输入四与非门(或CC4011)、74LS74双D触发器(或CC4013)、74LS86双异或门。38

3.实验内容

1)JK触发器转换为T、T'触发器

74LS112集成块的引脚图如图4-9所示,在数字电子技术实验仪上选取一个14P插座,按定位标记固定集成块。按图4-16(a)接线,将T端接逻辑开关的输出插口,输出接逻辑电平显示器输入插口,CP接单次脉冲,按表4-10所示功能测试表测试转换后T触发器的功能,并将结果填入表中。按图4-16(b)接线,将T接高电平,按表4－11所示功能测试表测试转换后T‘触发器的功能,并将结果填入表中。39404142

2)D触发器转换为T触发器

74LS74的引脚图如图4-15