CN112310163B 显示设备（三星显示有限公司）

(19)国家知识产权局(12)发明专利(10)授权公告号CN112310163B(65)同一申请的已公布的文献号(30)优先权数据(73)专利权人三星显示有限公司地址韩国京畿道龙仁市(72)发明人郭珉菜尹一求金炳善李知恩赵乘汉赵准永崔敏姬(74)专利代理机构北京钲霖知识产权代理有限公司11722H10K59/123(2023.01)H10K59/121(2023.01)H10K59/122(2023.01)H10K59/131(2023.01)US2017154945A1,2017.06.01审查员易志杰专利代理师李英艳冯志云(54)发明名称显示设备本公开涉及一种显示设备，所述显示设备包括：多个像素电路，所述多个像素电路位于显示区域处，所述显示区域具有非四边形形状；第一信号线，所述第一信号线在所述显示区域上在第一方向上延伸，并且电连接到所述多个像素电路中的第一像素电路；第一电压线，所述第一电压线在所述显示区域上在所述第一方向上延伸；第一负荷补偿电容器，所述第一负荷补偿电容器与所述第一信号线的端部和所述第一电压线的端部相邻；测试电路，所述测试电路位于所述显示区域外部；输出线，所述输出线电连接到所述测试电路；以及连接部分，所述连接部分被配置为2多个像素电路，所述多个像素电路位于具有非四边形形状的显示区域处；第一信号线，所述第一信号线在所述显示区域上在第一方向上延伸，并且电连接到所述多个像素电路中的第一像素电路；第一电压线，所述第一电压线在所述显示区域上在所述第一方向上延伸；第一负荷补偿电容器，所述第一负荷补偿电容器与所述第一信号线的从所述第一像素电路延伸出的端部和所述第一电压线的从所述第一像素电路延伸出的端部相邻；测试电路，所述测试电路位于所述显示区域外部；连接部分，所述连接部分被配置为将所述输出线、所述第一信号线的所述端部和所述第一负荷补偿电容器的电极彼此电连接。2.根据权利要求1所述的显示设备，其中，所述连接部分在所述第一像素电路与所述第一负荷补偿电容器之间。3.根据权利要求1所述的显示设备，其中，所述第一负荷补偿电容器包括彼此重叠的第所述第一电极和所述第二电极中的一个电极经由所述连接部分电连接到所述输出线和所述第一信号线。4.根据权利要求3所述的显示设备，其中，所述第一电极和所述第二电极中的另一电极电连接到所述第一电压线。5.根据权利要求3所述的显示设备，其中，所述第一负荷补偿电容器还包括与所述第一电极和所述第二电极重叠的第三电极。6.根据权利要求5所述的显示设备，其中，所述第三电极电连接到所述第一电压线。7.根据权利要求1所述的显示设备，其中，所述第一像素电路包括：第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体层和第一栅电极，所述第一栅电极的一部分与所述第一半导体层重叠；第一电容器，所述第一电容器电连接到所述第一薄膜晶体管；以及第二薄膜晶体管，所述第二薄膜晶体管位于所述第一薄膜晶体管上，并且包括第二半导体层和第二栅电极，所述第二栅电极的一部分与所述第二半导体层重叠。8.根据权利要求7所述的显示设备，其中，所述第一半导体层和所述第二半导体层中的一个半导体层包括硅半导体，并且所述第一半导体层和所述第二半导体层中的另一半导体层包括氧化物半导体。9.根据权利要求7所述的显示设备，其中，所述第一负荷补偿电容器包括至少两个电极，所述至少两个电极中的一个电极包括与所述第一栅电极的材料或与所述第二栅电极的材料相同的材料，并且所述至少两个电极中的另一电极包括与所述第一电容器的电极的材料相同的材料。10.根据权利要求1所述的显示设备，其中，所述多个像素电路在所述显示区域的外周处具有阶梯式配置。11.根据权利要求1所述的显示设备，其中，所述显示设备还包括：第二信号线，所述第二信号线在所述显示区域上在所述第一方向上延伸，并且电连接3到与所述第一像素电路不同的第二像素电路；以及第二负荷补偿电容器，所述第二负荷补偿电容器与所述第二信号线的端部相邻，并且具有小于所述第一负荷补偿电容器的电容的电容。12.根据权利要求11所述的显示设备，其中，所述第二负荷补偿电容器比所述第一负荷补偿电容器更邻近于第一虚拟线，所述第一虚拟线在所述第一方向上延伸穿过所述显示区域的中心。13.根据权利要求11所述的显示设备，其中，所述显示区域具有圆形形状、椭圆形形状或者弯曲的多边形形状。多个像素电路，所述多个像素电路位于具有非四边形形状的显示区域处；第一信号线，所述第一信号线在所述显示区域上在第一方向上延伸；负荷补偿电容器，所述负荷补偿电容器位于所述显示区域外部并且与所述第一信号线相邻，所述负荷补偿电容器包括第一电极和第二电极；连接部分，所述连接部分在所述第一信号线与所述负荷补偿电容器之间，所述连接部分被配置为将所述第一信号线连接到所述负荷补偿电容器；输出线，所述输出线被配置为将所述测试电路电连接到所述连接部分。15.根据权利要求14所述的显示设备，其中，所述连接部分包括在所述负荷补偿电容器的所述第二电极与所述第一信号线之间的导电层或者在所述负荷补偿电容器的所述第二电极与所述输出线之间的导电层。16.根据权利要求14所述的显示设备，其中，所述显示设备还包括与所述第一信号线相邻并且延伸穿过所述显示区域的第一电源线，其中，所述负荷补偿电容器的所述第一电极电连接到所述第一电源线。17.根据权利要求14所述的显示设备，其中，所述负荷补偿电容器还包括与所述第一电极相对地定位的第三电极，所述第二电极在所述第三电极与所述第一电极之间。18.根据权利要求14所述的显示设备，其中，所述多个像素电路中的一个像素电路包第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体层和第一栅电极，所述第一栅电极的一部分与所述第一半导体层重叠；第一电容器，所述第一电容器电连接到所述第一薄膜晶体管；以及第二薄膜晶体管，所述第二薄膜晶体管包括第二半导体层和第二栅电极，所述第二栅电极的一部分与所述第二半导体层重叠。19.根据权利要求18所述的显示设备，其中，所述第二薄膜晶体管位于与所述第一薄膜晶体管的层不同的层处。20.根据权利要求18所述的显示设备，其中，所述负荷补偿电容器的所述第一电极和所述第二电极包括与所述第一栅电极、所述第一电容器的电极或者所述第二栅电极的材料相同的材料。21.根据权利要求18所述的显示设备，其中，所述第一半导体层和所述第二半导体层包括彼此不同的材料。422.根据权利要求21所述的显示设备，其中，所述第一半导体层包括硅半导体，并且所述第二半导体层包括氧化物半导体。23.根据权利要求14所述的显示设备，其中，所述多个像素电路在所述显示区域的外周处具有阶梯式配置。24.根据权利要求14所述的显示设备，其中，所述显示设备还包括位于所述显示区域的一侧处的焊盘，其中，所述负荷补偿电容器相对于虚拟线定位在与所述焊盘的一侧的相对侧处，所述虚拟线在与所述第一方向相交的第二方向上延伸穿过所述显示区域的中心。25.根据权利要求14所述的显示设备，其中，所述显示区域具有圆形形状或椭圆形形状。5[0001]相关申请的交叉引用[0002]本申请要求于2019年7月29日在韩国知识产权局提交的第10-2019-0092034号韩国专利申请的优先权和权益，上述韩国专利申请的公开内容通过引用全部包含于此。技术领域[0003]示例实施例的一个或多个方面涉及显示设备，并且更具体地，涉及非四边形的显示设备。背景技术[0004]随着用于可视地表现各种电信号信息的显示设备的快速发展，已经引入了具有例如诸如纤薄、轻质和低功耗的优异特性的各种显示设备。显示设备包括布置在显示区域处(例如，布置在显示区域中或者布置在显示区域上)的多个像素以及设置在显示区域周围(例如，与显示区域相邻或者围绕显示区域的外周)且用于驱动多个像素的一个或多个驱动电路。近来，对于具有各种形状的显示设备(例如，诸如具有非四边形形状的显示设备)的需求正在增长。然而，当显示设备的显示区域具有非四边形形状时，显示设备的无用区域(deadarea)可能增大，并且显示区域的面积可能减小。因此，可能期望其中无用区域减小和/或其中显示区域的面积增大的显示设备。[0005]在本背景技术部分中公开的以上信息仅用于增强对本公开的背景的理解，并且因此，以上信息可能包含不构成现有技术的信息。发明内容[0006]一个或多个实施例涉及非四边形的显示设备。[0007]将在下面的描述中部分地阐述附加方面和/或特征，并且从对示例实施例的描述中，所述附加方面和/或特征将变得明显，或者可以通过实践本公开的一个或多个示例实施例来获知所述附加方面和/或特征。[0008]根据一个或多个实施例，显示设备包括：多个像素电路，所述多个像素电路位于具有非四边形形状的显示区域处；第一信号线，所述第一信号线在所述显示区域上在第一方向上延伸，并且电连接到所述多个像素电路中的第一像素电路；第一电压线，所述第一电压线在所述显示区域上在所述第一方向上延伸；第一负荷补偿电容器，所述第一负荷补偿电容器与所述第一信号线的端部和所述第一电压线的端部相邻；测试电路，所述测试电路位于所述显示区域外部；输出线，所述输出线电连接到所述测试电路；以及连接部分，所述连接部分被配置为将所述输出线、所述第一信号线和所述第一负荷补偿电容器的电极彼此电连接。[0009]在实施例中，所述连接部分可以在所述第一像素电路与所述第一负荷补偿电容器之间。[0010]在实施例中，所述第一负荷补偿电容器可以包括彼此重叠的第一电极和第二电6极，并且所述第一电极和所述第二电极中的一个电极可以经由所述连接部分电连接到所述输出线和所述第一信号线。[0011]在实施例中，所述第一电极和所述第二电极中的另一电极可以电连接到所述第一电压线。[0012]在实施例中，所述第一负荷补偿电容器还可以包括与所述第一电极和所述第二电极重叠的第三电极。[0013]在实施例中，所述第三电极可以电连接到所述第一电压线。[0014]在实施例中，所述第一像素电路可以包括：第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体层和第一栅电极，所述第一栅电极的一部分与所述第一半导体层重叠；第一电容器，所述第一电容器电连接到所述第一薄膜晶体管；以及第二薄膜晶体管，所述第二薄膜晶体管位于所述第一薄膜晶体管上，并且包括第二半导体层和第二栅电极，所述第二栅电极的一部分与所述第二半导体层重叠。[0015]在实施例中，所述第一半导体层和所述第二半导体层中的一个半导体层可以包括硅半导体，并且所述第一半导体层和所述第二半导体层中的另一半导体层可以包括氧化物[0016]在实施例中，所述第一负荷补偿电容器可以包括至少两个电极，所述至少两个电极中的一个电极包括与所述第一栅电极的材料或与所述第二栅电极的材料相同的材料，并且所述至少两个电极中的另一电极包括与所述第一电容器的电极的材料相同的材料。[0017]在实施例中，所述多个像素电路可以在所述显示区域的外周处具有阶梯式配置。[0018]在实施例中，所述显示设备还可以包括：第二信号线，所述第二信号线在所述显示区域上在所述第一方向上延伸，并且电连接到与所述第一像素电路不同的第二像素电路；以及第二负荷补偿电容器，所述第二负荷补偿电容器与所述第二信号线的端部相邻，并且具有小于所述第一负荷补偿电容器的电容的电容。[0019]在实施例中，所述第二负荷补偿电容器可以比所述第一负荷补偿电容器更邻近于第一虚拟线，所述第一虚拟线在所述第一方向上延伸穿过所述显示区域的中心。[0020]在实施例中，所述显示区域可以具有圆形形状、椭圆形形状或者弯曲的多边形形状。[0021]根据一个或多个实施例，显示设备包括：多个像素电路，所述多个像素电路位于具有非四边形形状的显示区域处；第一信号线，所述第一信号线在所述显示区域上在第一方向上延伸；负荷补偿电容器，所述负荷补偿电容器位于所述显示区域外部并且与所述第一信号线相邻，所述负荷补偿电容器包括第一电极和第二电极；连接部分，所述连接部分在所述第一信号线与所述负荷补偿电容器之间，所述连接部分被配置为将所述第一信号线连接到所述负荷补偿电容器；测试电路，所述测试电路位于所述显示区域外部；以及输出线，所述输出线被配置为将所述测试电路电连接到所述连接部分。[0022]在实施例中，所述连接部分可以包括在所述负荷补偿电容器的所述第二电极与所述第一信号线之间的导电层或者在所述负荷补偿电容器的所述第二电极与所述输出线之间的导电层。[0023]在实施例中，所述显示设备还可以包括与所述第一信号线相邻并且延伸穿过所述显示区域的第一电源线，并且所述负荷补偿电容器的所述第一电极可以电连接到所述第一7电源线。[0024]在实施例中，所述负荷补偿电容器还可以包括与所述第一电极相对地定位的第三电极，所述第二电极在所述第三电极与所述第一电极之间。[0025]在实施例中，所述多个像素电路中的一个像素电路可以包括：第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体层和第一栅电极，所述第一栅电极的一部分与所述第一半导体层重叠；第一电容器，所述第一电容器电连接到所述第一薄膜晶体管；以及第二薄膜晶体管，所述第二薄膜晶体管包括第二半导体层和第二栅电极，所述第二栅电极的一部分与所述第二半导体层重叠。[0026]在实施例中，所述第二薄膜晶体管可以位于与所述第一薄膜晶体管的层不同的层[0027]在实施例中，所述负荷补偿电容器的所述第一电极和所述第二电极可以包括与所述第一栅电极、所述第一电容器的电极或者所述第二栅电极的材料相同的材料。[0028]在实施例中，所述第一半导体层和所述第二半导体层可以包括彼此不同的材料。[0029]在实施例中，所述第一半导体层可以包括硅半导体，并且所述第二半导体层可以包括氧化物半导体。[0030]在实施例中，所述多个像素电路可以在所述显示区域的外周处具有阶梯式配置。[0031]在实施例中，显示设备还可以包括位于所述显示区域的一侧处的焊盘，并且所述负荷补偿电容器可以相对于虚拟线定位在与所述焊盘的一侧的相对侧处，所述虚拟线在与所述第一方向相交的第二方向上延伸穿过所述显示区域的中心。[0032]在实施例中，所述显示区域可以具有圆形形状或椭圆形形状。附图说明[0033]从下面参考附图的详细描述中，本公开的上述及其它方面和特征对于本领域技术人员而言将变得更明显，在附图中：[0034]图1是示意性地示出根据实施例的显示设备的框图；[0035]图2是示意性地示出根据实施例的显示设备的平面图；[0036]图3是根据实施例的显示设备的像素的等效电路图；[0037]图4是根据实施例的沿着图2的线IV-IV’截取的显示设备的截面图；[0038]图5A是示意性地示出根据实施例的被包括在显示设备的像素中的像素电路的布置的平面图；[0039]图5B是示意性地示出根据实施例的显示设备的像素电路和负荷补偿电容器的平面图；[0040]图6是根据实施例的显示设备的一部分的放大平面图；[0041]图7A和图7B是示意性地示出根据一个或多个实施例的子测试电路的电路图；[0042]图8是示出根据实施例的显示设备的一部分的平面图；[0043]图9是沿着图8的线IX-IX'截取的显示设备的截面图；[0044]图10是沿着图8的线X-X’截取的显示设备的截面图；[0045]图11是沿着图8的线XI-XI’截取的显示设备的截面图；[0046]图12是沿着图8的线XII-XII’截取的显示设备的截面图；8[0047]图13是沿着图8的线XIII-XIII’截取的显示设备的截面图；[0048]图14是示出根据实施例的负荷补偿电容器的截面图；[0049]图15是示出根据实施例的显示设备的负荷匹配部分的平面图；[0050]图16是显示设备的图15的部分XVI的放大平面图；[0051]图17是显示设备的图15的部分XVII的放大平面图；[0052]图18是显示设备的图15的部分XVIII的放大平面图；并且[0053]图19是显示设备的图15的部分XIX的放大平面图。具体实施方式[0054]在下文中，将参考附图更详细地描述示例实施例，在附图中，同样的附图标记始终指代同样的元件。然而，本公开可以以各种不同的形式来实现，并且不应被解释为仅局限于本文中示出的实施例。而是，提供这些实施例作为示例，以便本公开将是充分的和完整的，并将向本领域技术人员充分地传达本公开的方面和特征。因此，可能不会描述对于本领域普通技术人员而言完全理解本公开的方面和特征的不必要的工艺、元件和技术。除非另有指示，否则在整个附图和书面描述中，同样的附图标记指代同样的元件，并且因而，可以不重复其描述。[0055]当可以不同地实现特定实施例时，可以与所描述的顺序不同地执行特定工艺顺序。例如，两个连续描述的工艺可以同时或基本上同时执行，或者可以以与所描述的顺序相反的顺序执行。[0056]在附图中，为了清楚起见，可能夸大和/或简化了元件、层和区域的相对尺寸。为了易于说明，在本文中可以使用诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”和“上”等空间相对术语，以描述如附图中所示的一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。将理解的是，除了附图中所描绘的方位之外，空间相对术语还旨在涵盖装置在使用中或在操作中的不同方位。例如，如果附图中的装置被翻转，元件或特征“上方”。因而，示例性术语“在……下方”和“在……下面”可涵盖上方和下方两种方位。该装置可以以其它方式定位(例如，旋转90度或在其它方位处),并且因此，应当相应地解释本文中使用的空间相对描述语。件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因而，在不脱离本公开的精神和范围的情况下，可以将下面描述的第一元件、组件、区或者“耦接到”另一元件或层时，该元件或层可以直接在另一元件或层上、直接连接到另一元件或层或者直接耦接到另一元件或层，或者可以存在一个或多个中间元件或层。例如，将可以直接或间接形成在所述另一层、区域或组件上。即，例如，可以存在中间层、区域或组件。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，该元件或层可以9是所述两个元件或层之间的唯一元件或层，或者还可以存在一个或多个中间元件或层。[0059]本文中使用的术语是为了描述特定实施例的目的，而不旨在限制本公开。如本文在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或多个相关所列项的任意组合和所有组合。当诸如“……中的至少一个(种)”的表述在一列并且旨在解释将由本领域普通技术人员认可的测量值或计算值的固有偏差。此外，当描述[0061]除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同的含义。将进一步理解的是，除非在本文中明确地如此定义，否则诸如在通用词典中定义的术语的术语应当被解释为具有与它们在相关领域和/或本说明书的背景中的含义相一致的含义，而不应以理想化的或过于形式化的含义来解释。[0062]图1是示意性地示出根据实施例的显示设备的框图。[0063]参照图1,显示设备1可以包括像素阵列AY。像素阵列AY可以包括多个像素PX,并且多个像素PX可以根据规定的规则来布置。像素阵列AY可以向用户显示图像。[0064]多个像素PX可以分别电连接到多个信号线。此外，每个像素PX可以连接到信号线向上延伸。第一扫描线SL1至第四扫描线SL4和发射控制线EL可以在与第一方向相交的第二方向上延伸。[0065]上述信号线可以电连接到定位在显示区域DA外部的一个或多个驱动电路。例如，驱动电路可以包括第一扫描驱动电路120、第二扫描驱动电路130、发射控制电路140以及数据驱动电路150。[0066]第一扫描驱动电路120可以输出多个扫描信号，并且可以分别经由第一扫描线SL1和第二扫描线SL2向每个像素PX提供第一扫描信号和第二扫描信号。第二扫描驱动电路130可以输出多个扫描信号，并且可以分别经由第三扫描线SL3和第四扫描线SL4向每个像素PX提供第三扫描信号和第四扫描信号。发射控制电路140可以输出发射控制信号，并且可以经由发射控制线EL(例如，经由相应的发射控制线EL)将发射控制信号提供给每个像素PX。[0067]数据驱动电路150可以输出多个数据信号，并且可以经由数据线DL(例如，经由相应的数据线DL)向每个像素PX提供多个数据信号。[0068]数据分配电路160可以设置在数据驱动电路150与显示区域DA之间。数据分配电路160可以将数据信号从数据驱动电路150传送到数据线DL。例如，数据分配电路160可以对数据信号进行时间划分，并且可以将所划分的数据信号分配给多个数据线DL。可以通过数据驱动电路150的输出线FL(例如，一个输出线或相应的输出线FL)将数据信号施加到数据分配电路160。数据分配电路160可以包括多个解复用器，并且多个解复用器中的每个解复用器可以对应于输出线FL中的一个输出线FL。例如，多个解复用器可以具有与输出线FL相同或基本上相同的数量。当显示设备1包括数据分配电路160时，可以减小在外部区域PA(例如，参见图2)处(例如，在外部区域PA中或者在外部区域PA上)的信号线(例如，数据线DL)的间隔(或空间)。在另一实施例中，可以省略在数据驱动电路150与显示区域DA之间的数据分配电路160。[0069]在一些实施例中，测试电路170可以将测试信号施加到数据线DL。测试电路170可以包括多个开关元件(例如，多个晶体管)。测试电路170可以施加测试信号以检查像素PX是否正常操作。[0070]图2是示意性地示出根据实施例的显示设备的平面图。例如，图2是从与平行于或基本上平行于显示设备1的顶表面的平面垂直的方向观察的显示设备1的视图。[0071]参照图2,显示设备1可以包括显示区域DA以及围绕显示区域DA(例如，在显示区域DA的外周周围)的外部区域PA。[0072]显示区域DA是在其处(例如，在其中或在其上)显示图像的区域。可以在其处(例如，在其中或在其上)显示图像的多个像素PX被布置在显示设备1的显示区域DA处(例如，被布置在显示设备1的显示区域DA中或者被布置在显示设备1的显示区域DA上)。显示区域DA可以具有非四边形形状。例如，显示区域DA可以具有作为非四边形(例如，不包括正方形形状和/或矩形形状等)的各种合适的形状，例如，诸如圆形形状、椭圆形形状和/或具有弯曲部分的多边形形状等。[0073]外部区域PA可以是在其处(例如，在其中或在其上)未布置多个像素PX的区域，并且因而，可以不提供图像。因而，外部区域PA可以是非显示区域，并且可以完全围绕显示区[0074]外部区域PA可以包括总体围绕显示区域DA(例如，在显示区域DA的外周周围)的第一外部区域PA1以及从第一外部区域PA1的第一部分在期望的方向(例如，一个方向)上突出的第二外部区域PA2。例如，第一外部区域PA1可以沿着具有非四边形形状的显示区域DA的多个端(例如，外周边缘或外围边缘)延伸，并且可以具有具备特定(或某)宽度的环形形状。第二外部区域PA2可以在第一外部区域PA1的一侧(例如，单侧)处，并且可以连接到第一外部区域PA1。第二外部区域PA2可以被弯曲(例如，或者可以被折叠),并且可以与第一外部区域PA1的一部分(或局部)重叠。[0075]图2中所示的显示设备1的平面图可以是显示设备1的基底100的平面图(例如，从与平行于或基本上平行于顶表面的平面垂直的方向观察的视图)。例如，基底100可以具有与显示设备1的形状相同或基本上相同的形状。基底100可以包括与显示设备1的显示区域DA对应的第一区域以及与显示设备1的外部区域PA对应的第二区域。基底100的第一区域可以具有与显示区域DA的形状对应的非四边形形状。例如，基底100的第一区域可以具有作为非四边形(例如，不包括正方形形状和/或矩形形状等)的各种合适的形状，例如，诸如圆形形状、椭圆形形状和/或具有弯曲部分的多边形形状等。具有与外部区域PA的形状对应的形状的基底100的第二区域可以包括与第一外部区域PA1对应的第二-第一区域以及与第二外11部区域PA2对应的第二-第二区域。[0076]驱动电路可以被设置在外部区域PA处(例如，被设置在外部区域PA中或者被设置在外部区域PA上)。驱动电路的一部分(或局部)可以至少部分地围绕显示区域DA(例如，在显示区域DA的外周的至少一部分周围)。在这方面，图2示出了在其处(例如，在其中或在其上)设置有驱动电路的驱动电路区域DCR定位在外部区域PA的第一外部区域PA1处(例如，定位在外部区域PA的第一外部区域PA1中或者定位在外部区域PA的第一外部区域PA1上)。[0077]在实施例中，以上参照图1描述的第一扫描驱动电路120、第二扫描驱动电路130和发射控制电路140可以定位在驱动电路区域DCR处(例如，可以定位在驱动电路区域DCR中或者可以定位在驱动电路区域DCR上)。数据分配电路160和测试电路170可以定位在驱动电路一扫描驱动电路120、第二扫描驱动电路130、发射控制电路140、数据分配电路160以及测试电路170中的每一个可以包括多个子电路。多个子电路可以设置在外部区域PA处(例如，可以设置在外部区域PA中或者可以设置在外部区域PA上),例如，可以设置在第一外部区域PA1处(例如，可以设置在第一外部区域PA1中或者可以设置在第一外部区域PA1上)。第一外部区域PA1可以包括多个区域。例如，在如图2中所示的实施例中，第一外部区域PA1包括多个第一子外部区域SPA1-1、第二子外部区域SPA1-2、第三子外部区域SPA1-3和第四子外部四子外部区域SPA1-4可以由第一虚拟线VL1和第二虚拟线VL2来限定(例如，或者可以由第一虚拟线VL1和第二虚拟线VL2来划分),该第一虚拟线VL1穿过显示区域DA的中心(或中心部分)C并在第一方向上延伸，该第二虚拟线VL2穿过显示区域DA的中心C并在第二方向上延[0078]第一扫描驱动电路120的子电路、发射控制电路140的子电路以及测试电路170的子电路可以被布置在第一子外部区域SPA1-1处(例如，可以被布置在第一子外部区域SPA1-1中或者可以被布置在第一子外部区域SPA1-1上)。第一扫描驱动电路120的子电路、发射控制电路140的子电路以及数据分配电路160的子电路可以被布置在第二子外部区域SPA1-2处(例如，可以被布置在第二子外部区域SPA1-2中或者可以被布置在第二子外部区域SPA1-2上)。第二扫描驱动电路130的子电路和测试电路170的子电路可以被布置在第三子外部区域SPA1-3处(例如，可以被布置在第三子外部区域SPA1-3中或者可以被布置在第三子外部区域SPA1-3上)。第二扫描驱动电路130的子电路和数据分配电路160的子电路可以被布置在第四子外部区域SPA1-4处(例如，可以被布置在第四子外部区域SPA1-4中或者可以被布置在第四子外部区域SPA1-4上)。[0079]数据驱动电路150可以被设置在第二外部区域PA2处(例如，可以被设置在第二外部区域PA2中或者可以被设置在第二外部区电路150可以作为玻璃覆晶(COG)型或作为塑料覆晶(COP)型被设置(例如，直接设置)在第二外部区域PA2处(例如，被设置在第二外部区域PA2中或者被设置在第二外部区域PA2上)。在另一实施例中，数据驱动电路150可以作为薄膜覆晶(COF)型被设置在附加的柔性膜上。在这种情况下，其上设置有数据驱动电路150的柔性膜可以在外部区域PA处(例如，在第二外部区域PA2处)(例如，可以在外部区域PA中或者可以在外部区域PA上)连接到(例如，附着[0080]图3是根据实施例的显示设备的像素的等效电路图。初始化电压线VIL和/或电源电压线PL中的至少一个可以与相邻像素共用。第一晶体管T1至第七晶体管T7可以利用薄膜晶体管实现。在图3中，第一晶体管T1至第七晶体管T7中的第三晶体管T3和第四晶体管T4利用n沟道金属氧化物半导体(NMOS)场效应晶体管(FET)(例如，NMOSFET)实现，并且第一晶体管T1至第七晶体管T7中的其它剩余晶体管可以利用p沟道扫描线SL4以及发射控制线EL。在实施例中，多个第二扫描线SL2可以连接到多个第一扫描[0083]电源电压线PL可以将第一电源电压ELVDD传送到第一晶体管T1,并且初始化电压线VIL可以传送用于使像素PX的第一晶体管T1和有机发光二极管OLED初始化的初始化电压线EL以及初始化电压线VIL可以在任何合适的方向(例如，第二方向)上延伸，并且可以相互(例如，彼此)间隔开。多个数据线DL和电源电压线PL可以在另一合适的方向(例如，第一方[0085]第一晶体管T1可以经由第五晶体管T5连接到电源电压线PL,并且可以经由第六晶体管T6电连接到有机发光二极管OLED。第一晶体管T1例如可以用作驱动晶体管，使得第一晶体管T1可以根据第二晶体管T2的开关操作来接收与数据信号DATA对应的信号，并且可以[0086]第二晶体管T2可以连接到第一扫描线SL1和数据线DL,并且可以经由第五晶体管T5连接到电源电压线PL。第二晶体管T2可以根据经由第一扫描线SL1传送的第一扫描信号GP1而导通，并且可以执行将从数据线DL传送的数据信号DATA传送到节点N的开关操作。例如，当第二晶体管T2根据第一扫描信号GP1导通时，第二晶体管T2可以将来自数据线DL的数据信号DATA通过第一晶体管T1和第三晶体管T3传送到节点N。[0087]第三晶体管T3可以连接到第四扫描线SL4,并且可以经由第六晶体管T6连接到有机发光二极管OLED。第三晶体管T3可以根据经由第四扫描线SL4传送的第四扫描信号GN2而导通，并且可以以二极管方式连接第一晶体管T1。[0088]第四晶体管T4可以连接到第三扫描线SL3和初始化电压线VIL。第四晶体管T4可以根据经由第三扫描线SL3传送的第三扫描信号GN1而导通，并且可以将初始化电压Vint从初始化电压线VIL传送到第一晶体管T1的栅电极。因此，第四晶体管T4可以使第一晶体管T1的栅电极的电压初始化。[0089]第五晶体管T5和第六晶体管T6中的每一个可以连接到发射控制线EL。第五晶体管T5和第六晶体管T6可以根据经由发射控制线EL传送的发射控制信号EM而并发地(例如，同时)导通，并且可以(例如，与第一晶体管T1一起)形成电流路径，在该电流路径上，驱动电流IoLE可以从电源电压线PL在朝向有机发光二极管OLED的方向上流动。[0090]第七晶体管T7可以连接到第二扫描线SL2和初始化电压线VIL中的每一个，并且可以根据经由第二扫描线SL2传送的第二扫描信号GP2而导通。当第七晶体管T7导通时，第七晶体管T7可以将来自初始化电压线VIL的初始化电压Vint传送到有机发光二极管OLED,从而使有机发光二极管OLED初始化。然而，本公开不局限于此，并且在另一实施例中，可以省略第七晶体管T7。[0091]第一电容器Cst可以包括第一电极CE1和第二电极CE2。第一电极CE1可以连接到第一晶体管T1的栅电极，并且第二电极CE2可以连接到电源电压线PL。第一电容器Cst可以限定(例如，可以是)存储电容器。例如，第一电容器Cst可以存储并且保持或基本上保持与电源电压线PL和第一晶体管T1的栅电极的电压(例如，两端电压)之间的差对应的电压，从而保持或基本上保持施加到第一晶体管T1的栅电极的电压。[0092]第二电容器Cbt可以包括第三电极CE3和第四电极CE4。第三电极CE3可以连接到第一扫描线SL1和第二晶体管T2的栅电极。第四电极CE4可以连接到第一晶体管T1的栅电极和第一电容器Cst的第一电极CE1。第二电容器Cbt例如可以限定(或者可以是)升压电容器，以便当第一扫描线SL1的第一扫描信号GP1对应于(例如，是或者包括)用于使第二晶体管T2截止的电压时，第二电容器Cbt可以增大节点N的电压，使得减小用于显示黑色图像的电压(例[0093]有机发光二极管OLED可以电连接到可以包括上述晶体管和电容器的像素电路PC。有机发光二极管OLED可以包括像素电极和相对电极。可以将第二电源电压ELVSS施加到相对电极。有机发光二极管OLED可以接收来自第一晶体管T1的驱动电流IOLED,并且可以根据[0094]下面将更详细地描述根据实施例的像素(例如，每个像素)PX的详细操作。[0095]在初始化时段期间，当将第三扫描信号GN1经由第三扫描线(例如，经由多个第三扫描线)SL3供应给像素(例如，供应给每个像素)PX时，第四晶体管T4可以根据第三扫描信号GN1而导通，并且第一晶体管T1可以通过从初始化电压线VIL供应的初始化电压Vint来初[0096]在数据编程时段期间，将第一扫描信号GP1、第二扫描信号GP2以及第四扫描信号GN2分别经由第一扫描线SL1、第二扫描线SL2以及第四扫描线SL4供应给像素(例如，每个像素)PX,并且第二晶体管T2、第七晶体管T7以及第三晶体管T3可以根据第一扫描信号GP1、第二扫描信号GP2以及第四扫描信号GN2而导通。在这种情况下，可以通过导通的第三晶体管T3以二极管方式连接第一晶体管T1,并且第一晶体管T1可以在正向上偏置。随后，可以向第一晶体管T1的栅电极施加其中在从数据线DL供应的数据信号DATA中补偿了第一晶体管T1的阈值电压Vth的电压。可以通过由导通的第七晶体管T7从初始化电压线VIL供应的初始化电压Vint使有机发光二极管OLED初始化。可以将第一电源电压ELVDD和补偿电压施加到第一电容器Cst的各自端(例如，各自的电极CE1和CE2),并且第一电容器Cst可以存储与第一电源电压ELVDD和补偿电压之间的电压的差对应的电压差。[0097]在发射时段期间，第五晶体管T5和第六晶体管T6可以根据从发射控制线EL供应的发射控制信号EM而导通。驱动电流IoLED可以是由于第一晶体管T1的栅电极[0098]在本实施例中，多个晶体管T1至T7中的至少一个晶体管包括包含氧化物的半导体层，并且多个晶体管T1至T7中的其他剩余的晶体管中的至少一个晶体管可以包括包含硅的半导体层。更详细地，例如，当第一晶体管T1直接影响显示设备的亮度时，第一晶体管T1可以被配置为包括可以具有高可靠性的半导体层，该半导体层包括例如多晶硅。因而，可以实现具有高分辨率的显示设备。[0099]氧化物半导体可以具有高的载流子迁移率和低的漏电流，并且因而，即使当驱动图像的颜色变化也可能不大(例如，可能不会明显地大)。因而，可以执行低频驱动方法。因为氧化物半导体具有低的漏电流，所以连接到第一晶体管T1的栅电极的第三晶体管T3和第四晶体管T4中的至少一个晶体管可以包括(例如，可以用作)氧化物半导体。因此，可以防止或基本上防止可能流到第一晶体管T1的栅电极中的漏电流，并且可以减小(例如，并发地减小或同时减小)功耗。[0100]图4是根据实施例的沿着图2的线IV-IV’截取的显示设备的截面图。[0101]参照图4,根据实施例的图2的显示设备可以包括：基底100、包括硅半导体的第一薄膜晶体管TFT1、包括氧化物半导体的第二薄膜晶体管TFT2、第一电容器Cst以及第二电容器Cbt。图4的第一薄膜晶体管TFT1可以限定(例如，可以包括或者可以是)以上参照图3所述适的一个晶体管。图4的第二薄膜晶体管TFT2可以限定(例如，可以包括或者可以是)以上参照图3所述的第三晶体管T3和第四晶体管T4中的任何合适的一个晶体管。[0102]基底100可以包括玻璃材料、陶瓷材料、金属材料和/或柔性的或可弯曲的材料等。聚醚酰亚胺、聚萘二甲酸乙二酯、聚对苯二甲酸乙或醋酸丙酸纤维素。基底100可以具有包括上述材料中的一种或多种材料的单层结构或多底100可以具有包括彼此堆叠的(例如，顺序堆叠的)有机材料、无机材料和有机材料的堆叠结构或者包括彼此堆叠的(例如，顺序堆叠的)有机材料、无机材料、有机材料和无机材料的堆叠结构。[0103]缓冲层110可以改善基底100的顶表面的光滑度(例如，或者向基底100的顶表面提供光滑表面)。缓冲层110可以包括无机绝缘材料，例如，诸如氧化硅、氮化硅和/或氮氧化硅。[0104]在缓冲层110上可以设置第一薄膜晶体管TFT1的第一半导体层AS。第一半导体层AS可以包括硅半导体。第一半导体层AS可以包括源极区S1、与源极区S1间隔开的漏极区D1以及在源极区S1与漏极区D1之间的沟道区C1。源极区S1和漏极区D1可以具有在其中掺杂的杂质，以具有导电性。源极区S1和漏极区D1可以分别对应于第一薄膜晶体管TFT1的源电极和漏电极。在另一实施例中，源极区S1和漏极区D1的位置可以彼此改变([0105]第一薄膜晶体管TFT1的栅电极GE1可以设置在第一半导体层AS上，并且第一绝缘层111可以设置在第一半导体层AS与栅电极GE1之间。第一绝缘层111可以包括无机材料，该无机材料包括氧化物或氮化物。例如，第一绝缘层111可以包括氧化硅、氮化硅、氮氧化硅、[0106]第一薄膜晶体管TFT1的栅电极GE1可以与第一半导体层AS的沟道区C1重叠。栅电极GE1可以包括钼(Mo)、铜(Cu)和/或钛(Ti),并且可以具有包括上述材料中的一种或多种材料的单层结构或多层结构。[0107]第一电容器Cst的第一电极CE1和第二电容器Cbt的第三电极CE3可以设置在与第一薄膜晶体管TFT1的栅电极GE1的层相同或基本上相同的层处(例如，可以设置在与第一薄膜晶体管TFT1的栅电极GE1的层相同或基本上相同的层上)。第一电容器Cst的第一电极CE1和第二电容器Cbt的第三电极CE3可以包括与第一薄膜晶体管TFT1的栅电极GE1的材料相同或基本上相同的材料。[0108]第二绝缘层112可以设置在第一薄膜晶体管TFT1的栅电极GE1、第一电容器Cst的第一电极CE1以及第二电容器Cbt的第三电极CE3上。第二绝缘层112可以包括无机材料，该无机材料包括氧化物或氮化物。例如，第二绝缘层112可以包括氧化硅、氮化硅、氮氧化硅、[0109]第一电容器Cst的第二电极CE2可以设置在第二绝缘层112上以与第一电容器Cst的第一电极CE1重叠。第二电极CE2可以包括例如Mo、Cu和/或Ti,并且可以具有包括上述材料中的一种或多种材料的单层结构或多层结构。[0110]第三绝缘层113可以设置在第一电容器Cst的第二电极CE2上。第三绝缘层113可以包括无机材料，该无机材料包括氧化物或氮化物。例如，第三绝缘层11[0111]在图4中，第一电容器Cst被示出为与第一薄膜晶体管TFT1重叠。然而，本公开不局限于此，并且在另一实施例中，第一电容器Cst可以(例如，沿着基底100的表面)与第一薄膜晶体管TFT1间隔开。例如，当第一薄膜晶体管TFT1限定(或者是)以上参照图3所述的驱动晶体管(例如，第一晶体管T1)时，第一电容器Cst的第二电极CE2可以设置在第一薄膜晶体管电极GE1可以用作第一薄膜晶体管TFT1的栅电极和第一电容器Cst的第一电极CE1两者。[0112]第二薄膜晶体管TFT2的第二半导体层A0可以设置在第三绝缘层113上。第二半导体层A0可以包括氧化物半导体。第二半导体层A0可以包括源极区S2、与源极区S2间隔开的漏极区D2以及在源极区S2与漏极区D2之间的沟道区C2。氧化物半导体例如可以包括作为氧化锌类材料的氧化锌(Zn)、氧化铟(In)锌和/或氧化铟镓(Ga)锌等。例如，第二半导体层A0例如可以包括可以通过将例如诸如In、Ga和/或Sn的各种合适的金属组合(或添加)到Zn0而形成的氧化铟镓锌(IGZO)半导体、氧化铟锡(Sn)锌(ITZO)半导体和/或氧化铟镓锡锌(IGTZO)半导体。源极区S2和漏极区D2中的每一个可以具有导电性。第二半导体层A0的源极区S2和漏极区D2可以通过控制氧化物半导体的载流子浓度并使氧化物半导体导电而形成。例如，源极区S2和漏极区D2可以通过使用基于氢(H)的气体、基于氟(F)的气体或它们的组合对氧化物半导体执行的等离子体处理来增大载流子浓度而形成。[0113]第二薄膜晶体管TFT2可以包括双栅电极。例如，第一栅电极GEa可以设置在第二薄膜晶体管TFT2的第二半导体层AO下方(例如，可以与第二薄膜晶体管TFT2的第二半导体层A0重叠),并且第二栅电极GEb可以设置在第二薄膜晶体管TFT2的第二半导体层A0上方(例如，可以设置在第二薄膜晶体管TFT2的第二半导体层AO上)。第三绝缘层113可以设置在第二薄膜晶体管TFT2的第一栅电极GEa与第二半导体层A0之间。第二薄膜晶体管TFT2的第一栅电极GEa可以定位在与第一电容器Cst的第二电极CE2的层相同或基本上相同的层处(例如，可以定位在与第一电容器Cst的第二电极CE2的层相同或基本上相同的层上),并且可以使用与第一电容器Cst的第二电极CE2的材料相同或基本上相同的材料形成。第一栅电极GEa可以与第二半导体层A0的沟道区C2重叠。[0114]第四绝缘层114可以设置在第二薄膜晶体管TFT2的第二半导体层A0与第二栅电极GEb之间。第二栅电极GEb可以与第二半导体层AO的沟道区C2重叠。第四绝缘层114可以使用与第二栅电极GEb的掩模工艺相同或基本上相同的掩模工艺(例如，使用与第二栅电极GEb的掩模相同的掩模)而形成。在这种情况下，第四绝缘层114可以形成为具有与第二栅电极GEb的形状相同或基本上相同的形状。[0115]第四绝缘层114可以包括无机材料，该无机材料包括氧化物或氮化物。例如，第四栅电极GEb例如可以包括Mo、Cu和/或Ti,并且可以具有包括上述材料中的一种或多种材料的单层结构或多层结构。[0116]第二电容器Cbt的第四电极CE4可以设置在第三绝缘层113上，并且可以与第三电极CE3重叠。第二电容器Cbt的第四电极CE4可以包括氧化物半导体。在实施例中，第二电容器Cbt的第四电极CE4可以从第二薄膜晶体管TFT2的第二半导体层AO延伸，并且可以与第三电极CE3重叠。第二绝缘层112和第三绝缘层113可以设置在第三电极CE3与第四电极CE4之[0117]第五绝缘层115可以覆盖第二薄膜晶体管TFT2。第五绝缘层115可以设置在第二栅电极GEb上方(例如，可以设置在第二栅电极GEb上),并且电源电压线PL和第一连接电极167可以设置在第五绝缘层115上。[0118]第五绝缘层115可以包括无机材料，该无机材料包括氧化物或氮化物。例如，第五[0119]电源电压线PL和第一连接电极167可以包括具有相对高的导电性的一种或多种材料。电源电压线PL和第一连接电极167例如可以包括Al、Cu和/或Ti,并且可以具有包括上述材料中的一种或多种材料的单层结构或多层结构。例如，在一些实施例中，电源电压线PL和第一连接电极167中的每一个可以具有可以彼此堆叠(例如，顺序地设置)的堆叠结构，该堆[0120]第一连接电极167可以经由接触孔H1连接到第一半导体层AS。接触孔H1可以延伸穿过(例如，通过)第一绝缘层111、第二绝缘层112、第三绝缘层113以及第五绝缘层115,并且可以暴露第一半导体层AS的一部分(或局部)。第一连接电极167的一部分(或局部)可以经由接触孔H1电连接到第一半导体层AS。[0121]第六绝缘层116可以是平坦化层，并且可以设置在电源电压线PL和第一连接电极167上。在实施例中，第六绝缘层116可以包括有机材料，例如，诸如丙烯酸、苯并环丁烯机材料。第六绝缘层116可以通过覆盖第一薄膜晶体管TFT1和第二薄膜晶体管TFT2用作保护层，并且第六绝缘层116的上部可以是平坦的。例如，第六绝缘层116可以具有平坦的上表面。第六绝缘层116可以具有单层结构或多层结构。[0122]数据线DL和第二连接电极177可以设置在第六绝缘层116上。数据线DL的一部分(或局部)可以与电源电压线PL重叠。换言之，数据线DL可以与电源电压线PL部分地重叠。第二连接电极177可以经由限定在第六绝缘层116中的接触孔H2连接到第一连接电极167。换言之，接触孔H2可以延伸穿过(例如，通过)第六绝缘层116,使得第二连接电极177可以连接到第一连接电极167。数据线DL和第二连接电极177可以包括导电材料，例如，诸如金属和/或导电氧化物。例如，数据线DL和第二连接电极177中的每一个可以包括A1、Cu和/或Ti,并且可以具有包括上述材料中的一种或多种材料的单层结构或多层结构。在实施例中，数据线DL和第二连接电极177中的每一个可以具有可以彼此堆叠(例如，顺序地设置)的堆叠结构，该堆叠结构包括Ti、Al和Ti的三层。第七绝缘层117可以设置在数据线DL和第二连接电极177上方(例如，可以设置在数据线DL和第二连接电极177上)。[0123]有机发光二极管OLED可以设置在第七绝缘层117上。有机发光二极管OLED可以包括像素电极310、相对电极330以及介于像素电极310与相对电极330之间的中间层320。中间层320可以包括发射层。[0124]像素电极310可以经由限定在第七绝缘层117处(例如，限定在第七绝缘层117中或者限定在第七绝缘层117上)的接触孔H3连接到第二连接电极177。换言之，接触孔H3可以延伸穿过(例如，通过)第七绝缘层117,使得像素电极310可以连接到第二连接电极177。像素电极310可以经由第二连接电极177和第一连接电极167中的每一个连接到第一薄膜晶体管[0125]第八绝缘层118可以设置在第七绝缘层117上方(例如，可以设置在第七绝缘层117上)。第八绝缘层118可以是像素限定层，并且可以具有与每个像素PX对应的开口(例如，与像素电极310的一部分或局部重叠并暴露像素电极310的一部分或局部的开口OP),从而限定了像素(例如，每个像素)PX的发射区域。此外，第八绝缘层118可以增大像素电极310的一端(例如，边缘)与位于像素电极310上方(例如，位于像素电极310上)的相对电极330的一端(例如，边缘)之间的距离，从而防止或基本上防止在像素电极310的边缘处(例如，在像素电极310的边缘中或者在像素电极310的边缘上)发生电弧。第八绝缘层118可以包括无机材[0126]像素电极310可以设置在第七绝缘层117上，并且可以包括导电氧化物，例如，诸如氧化铟锡(ITO)、氧化铟锌(IZ0)、氧化锌(ZnO)、氧化铟(In₂03)、氧化铟镓(IGO)和/或氧化铝锌(AZ0)。在另一实施例中，像素电极310可以包括反射层，该反射层包括例如银(Ag)、镁在另一实施例中，像素电极310还可以包括位于上述反射层上并且位于该反射层下方的层，[0127]有机发光二极管OLED的中间层320包括发射层。发射层可以包括发射具有期望的(例如，某种)颜色的光的聚合物或小分子量有机材料。例如，在实施例中，发射层可以包括红色发射层、绿色发射层或蓝色发射层。在另一实施例中，发射层可以具有其中红色发射层、绿色发射层以及蓝色发射层彼此堆叠以便发射白光的多层结构或者包括红色发射材料、绿色发射材料以及蓝色发射材料的单层结构。在实施例中，中间层320可以包括在发射层下方的第一功能层和/或在发射层上方的第二功能层。第一功能层和第二功能层中的每一个可以形成(例如，一体地形成或共同地形成)为一体，以便覆盖多个像素电极310,或者可以各自被图案化以对应于多个像素电极310中的每一个。[0128]第一功能层可以具有单层结构或多层结构。例如，当第一功能层包括聚合物材料时，第一功能层可以包括(或者可以是)具有单层结构的空穴传输层(HTL),该单层结构包括例如聚(3,4)-乙烯-二羟基噻吩(PEDOT)或聚苯胺(PANI)。在另一示例中，当第一功能层包括小分子材料时，第一功能层可以包括空穴注入层(HIL)和HTL。[0129]可以可选地(或选择性地)提供第二功能层。例如，当第一功能层和发射层包括聚合物材料时，第二功能层可以被形成为使得有机发光二极管OLED具有改善的(例如，优异的)特性。第二功能层可以具有单层结构或多层结构。第二功能层可以包括电子传输层(ETL)和/或电子注入层(EIL)。[0130]相对电极330可以被设置为面向像素电极310,中间层320在相对电极330和像素电极310之间。相对电极330可以包括具有小的功函数的导电材料。例如，在实施例中，相对电Ir、Cr、Li、钙(Ca)或它们的合适的合金。在另一实施例中如ITO、IZ0、Zn0或In₂0₃的层，该层位于包括上述材料中的一种或多种材料的透明或半透明层上。相对电极330可以定位在中间层320和第八绝缘层118上方(例如，可以定位在中间层320和第八绝缘层118上)。相对电极330可以包括公共电极，该公共电极在显示区域DA处(例如，在显示区域DA中或者在显示区域DA上)的多个有机发光二极管OLED中形成为一体(例如，针对多个有机发光二极管OLED共同形成),并且面向多个像素电极310。[0131]薄膜封装层或密封基底可以设置在有机发光二极管OLED上方(例如，可以设置在有机发光二极管OLED上),以覆盖且保护有机发光二极管OLED。薄膜封装层可以覆盖显示区域DA,并且可以延伸到显示区域DA的外部。薄膜封装层可以包括包含至少一种无机材料的无机封装层以及包含至少一种有机材料的有机封装层。在一些实施例中，薄膜封装层可以包括其中第一无机封装层、有机封装层和第二无机封装层彼此堆叠(例如，顺序地堆叠)的结构。密封基底可以面向基底100,并且可以使用例如诸如密封剂和/或玻璃料的密封构件连接到(例如，附着到或粘附到)显示区域DA外部的基底100。[0132]可以在第八绝缘层118上进一步设置防止或基本上防止掩模被冲压的间隔件。如将对于本领域技术人员已知的，可以在薄膜封装层上提供各种合适的功能层，例如，诸如用于减少外部光反射的偏振层、黑矩阵、滤色器和/或具有触摸电极的触摸屏幕层。[0133]图5A是示意性地示出被包括在根据实施例的显示设备的像素中的像素电路的布置的平面图，并且图5B是示出根据实施例的显示设备的像素电路和负荷补偿电容器的平面[0134]在基底100上布置多个像素。所述多个像素可以限定具有非四边形形状的用于显示图像的表面(例如，图像表面)。可以在显示设备的与具有非四边形形状的图像表面对应的一侧(例如，圆形图像侧)显示由从多个有机发光显示器件发射的光所显示的图像，所述多个有机发光显示器件设置在位于显示区域DA处(例如，位于显示区域DA中或者位于显示可以包括有机发光二极管。如上面参照图3描述的，每个有机发光二极管可以电连接到像素电路PC中的相应的一个像素电路PC。如同有机发光二极管那样，像素电路PC可以设置在显示区域DA处(例如，设置在显示区域DA中或者设置在显示区域DA上)。例如，可以在每个像素中设置多个像素电路PC,并且所述多个像素电路PC可以沿着第一方向和第二方向重复地布多个端(例如，多个边缘或一个边缘)具有阶梯式配置。在这方面，图5A示出了其中多个像素电路PC以阶梯式方式布置的结构。如图5A中所示，一个方框可以表示像素电路组PC-U,并且一个像素电路组PC-U可以包括多个像素电路(例如，三个像素电路)PC。为了方便起见，图5A示出了一个像素电路组PC-U对应于三个像素电路PC。然而，在另一实施例中，可以存在各种电路PC或一个像素电路PC),或者其中，一个像素电路组PC-U对应于多于三个像素电路PC(例如，四个像素电路PC)。在下文中，为了方便起见，将描述一个像素电路组PC-U包括三个像素电路PC的情况。此外，为了方便起见，三个像素电路PC可以被称为包括第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。[0137]多个像素电路组PC-U可以被布置在基底100上，并且可以在第一方向上形成列。类所示，沿着第一方向布置的多个像素电路组PC-U可以形成一个列(在下文中，该一个列可以被称为一列电路组)PUCL。如上所述(例如，并且如图5A的放大部分视图中所示),当像素电路组PC-U包括三个像素电路PC时，一列电路组PUCL可以包括在第一方向上延伸且彼此沿着第二方向布置的像素电路PC的三个列PCCL(在下文中，像素电路PC的三个列PCCL中的像素[0138]因为显示区域DA具有非四边形形状，所以在显示区域DA处(例如，在显示区域DA中或者在显示区域DA上)的像素电路列PCCL的长度可以彼此(例如，相互)不同。例如，电路列PCCL(例如，相邻像素电路列PCCL)中的与延伸穿过(例如，通过)(例如，跨过)显示区域DA的中心C的第一虚拟线VL1相邻的像素电路PC的数量可以大于在另一像素电路列PCCL中的像素电路PC的数量，所述另一像素电路列PCCL在第二方向上比相邻的像素电路列PCCL更远离第一虚拟线VL1。[0139]在比较示例中，当像素电路被布置在具有四边形形状(例如，简单的四边形形状)的显示区域处(例如，被布置在具有四边形形状的显示区域中或者被布置在具有四边形形状的显示区域上)时，像素电路列中的像素电路的数量可以是恒定的(例如，可以彼此相等或基本上相等),并且用于向相应的像素电路提供信号或电压的线的长度可以是恒定的(例如，可以彼此相等或基本上相等)。因而，施加到每个像素电路列的负荷可以是恒定的(例如，可以彼此相等或基本上相等)。然而，如图5A和图5B中所示，在非四边形显示区域DA处(例如，在非四边形显示区域DA中或者在非四边形显示区域DA上)的至少一些像素电路列PCCL中设置的像素电路PC的数量可以根据像素电路列PCCL的位置而彼此不同，并且用于向像素电路列PCCL提供信号或电压的至少一些线的长度可以彼此不同。因而，施加到每个像素电路列PCCL的负荷可能不是恒定的(例如，可能不是彼此相等或基本上相等)自的像素电路列PCCL中延伸的数据线中的一些数据线和/或驱动电压线中的一些驱动电压线的长度可以根据各自的像素电路列PCCL的位置而彼此不同。因而，施加到数据线和/或驱动电压线的负荷可能不是恒定的(例如，可能不是彼此相等或基本上相等),并且其负荷之间的负荷差可能使图像的质量劣化。然而，根据本公开的实施例，如图5B中所示，可以在每置负荷匹配部分CLM。因此，可以防止或基本上防止发防止发生由于负荷之间的负荷差所引起的图像的质量的劣化。列电路组PUCL可以包括三个像素电路列PCCL。在这种情况下，如图5B的放大部分视图中所示，负荷匹配部分CLM包括三个负荷补偿电容器Clm,每个负荷补偿电容器Clm对应于相应列的电路组PUCL的像素电路列PCCL中的一个像素电路列PCCL。负荷补偿电容器Clm可以补偿与每个像素电路列PCCL对应的上述负荷差。[0141]负荷匹配部分CLM(或者更具体地，例如，负荷补偿电容器Clm)可以定位在第二虚[0142]负荷匹配部分CLM的负荷补偿电容器Clm的尺寸和/或面积可以根据负荷补偿电容负荷补偿电容器Clm的尺寸和/或面积可以小于与在第二方向上比相邻列的电路组PUCL更寸和/或面积。例如，与相邻于第一虚拟线VL1的像素电路列PCCL(例如，相邻的像素电路列PCCL)对应的负荷补偿电容器Clm的电容可以小于与在第二方向上比相邻的像素电路列在像素电路列PCCL中的像素电路PC的数量可以随着相应列的电路组PUCL与第一虚拟线VL1之间的距离的增加而减小，所以相应的负荷匹配部分CLM的负荷补偿电容器Clm的尺寸和/或面积可以随着相应列的电路组PUCL与第一虚拟线VL1之间的距离的增加而增大。[0143]图6是根据实施例的显示设备的一部分(或局部)的放大平面图。[0144]参照图6,测试电路170(例如，参见图1)可以包括多个子测试电路170S,所述多个子测试电路170S可以是测试电路170的子电路部分。子测试电路170S可以布置在外部区域PA处(例如，可以布置在外部区域PA中或者可以布置在外部区域PA上),并且可以彼此(例如，相互)间隔开。可以在子测试电路170S中的相邻的子测试电路170S之间布置驱动电路的一个或多个子电路部分。例如，图6示出了在子测试电路170S中的相邻的子测试电路170S之间设置子发射控制电路140S和子第一扫描驱动电路120S。在另一实施例中，可以根据子测试电路170S的位置(例如，地点)在彼此相邻(例如，相互相邻)的子测试电路170S之间设置子发射控制电路和子第二扫描驱动电路。[0145]第一输入线组IL1可以连接到子测试电路170S,并且可以设置在输入线区域ILR处(例如，可以设置在输入线区域ILR中或者可以设置在输入线区域ILR上),该输入线区域ILR定位在驱动电路区域DCR外部。第一输入线组IL1可以包括一个或多个输入信号线。例如，在实施例中，第一输入线组IL1可以包括用于将控制信号和测试信号施加到子测试电路170S的多个输入信号线。[0146]每个子测试电路170S可以根据经由第一输入线组IL1传送到每个子测试电路170S的控制信号而操作，并且可以将经由第一输入线组IL1传送的测试信号输出到像素电路的信号线(例如，数据线)以及负荷补偿电容器的电极。在实施例中，如图电路170S可以将测试信号通过第一输出线WL1、第二输出线WL2和第三输出线WL3输出到第一像素电路PC1、第二像素电路PC2和第三像素电路PC3的相应信号线以及输出到第一负荷补偿电容器Clm1、第二负荷补偿电容器Clm2和第三负荷补偿电容器Clm3的相应电极。第一负荷补偿电容器Clm1、第二负荷补偿电容器Clm2和第三负荷补偿电容器Clm3可以定位为对应于第一像素电路PC1、第二像素电路PC2和第三像素电路PC3。[0147]子测试电路170S可以经由位于输出线区域OLR处(例如，位于输出线区域OLR中或者位于输出线区域OLR上)的第一输出线WL1电连接到第一连接部分210。第一连接部分210可以连接到与第一像素(例如，红色像素PXr)对应的第一像素电路PC1的第一负荷补偿电容器Clm1和数据线DL。类似地，子测试电路170S可以经由第二输出线WL2电连接到第二连接部分220。第二连接部分220可以连接到第二像素(例如，绿色像素PXg)的第二像素电路PC2的信号线(例如，数据线)以及连接到第二负荷补偿电容器Clm2。子测试电路170S可以经由第三输出线WL3电连接到第三连接部分230。第三连接部分230可以连接到第三像素(例如，蓝色像素PXb)的第三像素电路PC3的信号线(例如，数据线)以及连接到第三负荷补偿电容器Clm3。第一连接部分210、第二连接部分220和第三连接部分230中的每一个可以定位在第一像素电路PC1、第二像素电路PC2和第三像素电路PC3中的各自的像素电路与第一负荷补偿电容器Clm1、第二负荷补偿电容器Clm2和第三负荷补偿电容器Clm3中的各自的负荷补偿电容器之间。[0148]第二输入线组IL2和第三输入线组IL3可以定位在输入线区域ILR处(例如，可以定位在输入线区域ILR中或者可以定位在输入线区域ILR上),该输入线区域ILR定位在驱动电路区域DCR的外部。第二输入线组IL2和第三输入线组IL3可以分别连接到子发射控制电路140S和子第一扫描驱动电路120S.第二输入线组IL2和第三输入线组IL3可以包括多个电压线和多个时钟线。[0149]每个子第一扫描驱动电路120S可以经由位于输出线区域OLR处(例如，位于输出线区域OLR中或者位于输出线区域OLR上)的至少一个线向每个像素电路PC输出扫描信号。在实施例中，图6示出了将从子第一扫描驱动电路120S输出的扫描信号经由两个输出线(例如，彼此分支的第一输出线L1和第二输出线L2)在第二方向上传送到第一像素电路PC1、第二像素电路PC2和第三像素电路PC3的行。每个子发射控制电路140S可以将发射控制信号经由位于输出线区域OLR处(例如，位于输出线区域OLR中或者位于输出线区域OLR上)的第三输出线L3输出到每个相应的像素电路PC。[0150]可以在驱动电路区域DCR处(例如，可以在驱动电路区域DCR中或者可以在驱动电路区域DCR上)设置公共初始化电压线CVIL。可以将由公共初始化电压线CVIL提供的初始化电压经由位于输出线区域OLR处(例如，位于输出线区域OLR中或者位于输出线区域OLR上)的第四输出线L4提供给每个像素电路PC。[0151]位于输出线区域OLR处(例如，位于输出线区域OLR中或者位于输出线区域OLR上)的线可以在输出线区域OLR处(例如，在输出线区域OLR中或者在输出线区域OLR上)具有弯曲的形状。例如，图6示出了第一输出线WL1、第二输出线WL2和第三输出线WL3以及第一输出[0152]图7A和图7B是设置在根据各种实施例的显示设备中的一个子测试电路、像素电路和负荷补偿电容器的电连接的电路图。[0153]参照图6和图7A,子测试电路170S可以包括根据经由第一输入线组IL1中的第四输[0154]每个开关SW可以根据控制信号DC_GATE而导通，并且可以将施加到子测试电路170S的测试信号DC_R、DC_G和DC_B中的相应的一个测试信号提供给第一像素电路PC1、第二像素电路PC2和第三像素电路PC3中的相应的像素电路的数据线DL中的相应的一个数据线DL,以及提供给第一负荷补偿电容器Clm1、第二负荷补偿电容器Clm2和第三负荷补偿电容器Clm3中的相应的负荷补偿电容器的电极。以将测试信号DC_R提供给红色像素PXr的第一像素电路PC1的相应数据线DL,以及提供给第一负荷补偿电容器Clm1的电极。相应的数据线DL和第一负荷补偿电容器Clm1的电极连接到且可以将从第二输入信号线IL1-2施加的测试信号DC_G经由第二输出线WL2输出到第二节点N2。可以将测试信号DC_G提供给绿色像素PXg的第二像素电路PC