CN120224720A 一种高效热管理平面栅碳化硅vdmos及其制备方法

(19)国家知识产权局(10)申请公布号CN120224720A(71)申请人泰科天润半导体科技(北京)有限公司地址101300北京市顺义区中关村科技园区顺义园临空二路1号(72)发明人周海陈彤胡臻何佳(74)专利代理机构福州市京华专利代理事务所(普通合伙)35212专利代理师刘晓明(54)发明名称备方法本发明提供了一种高效热管理平面栅碳化衬底下侧面淀积金属，形成漏极金属层；在所述碳化硅衬底上侧面外延生长，形成漂移层；形成21.一种高效热管理平面栅碳化硅VDMOS的制备方法，其特征在于：包括如下步骤：步骤1、在碳化硅衬底下侧面淀积金属，形成漏极金属层；在所述碳化硅衬底上侧面外延生长，形成漂移层；步骤2、在漂移层上方形成阻挡层，刻蚀阻挡层形成通孔，离子注入，分别形成第一P型源区以及第二P型源区；步骤3、去除步骤2的阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，离子注入，分别形成P型阱区和栅保护区；步骤4、去除步骤3的阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，离子注入，形成N型源区；步骤5、去除步骤4的阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，刻蚀漂移层至所述第一P型源区上侧面，淀积金属，形成肖特基金属层；步骤6、去除步骤5的阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，淀积，形成绝缘介质层；步骤7、去除步骤6的阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，淀积金属，形成栅极金属层；步骤8、去除步骤7的阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，淀积金属，形成源极金属层，去除阻挡层，完成制备。2.如权利要求1所述的一种高效热管理平面栅碳化硅VDMOS的制备方法，其特征在于：所述肖特基金属层、N型源区、P型阱区以及栅保护区的厚度相等。3.如权利要求1所述的一种高效热管理平面栅碳化硅VDMOS的制备方法，其特征在于：所述第一P型源区的宽度小于所述第二P型源区的宽度。4.如权利要求1所述的一种高效热管理平面栅碳化硅VDMOS的制备方法，其特征在于：所述P型阱区的掺杂浓度小于漂移层的掺杂浓度。5.如权利要求1所述的一种高效热管理平面栅碳化硅VDMOS的制备方法，其特征在于：所述P型阱区的掺杂浓度小于所述N型源区的掺杂浓度；所述P型阱区的掺杂浓度小于所述第二P型源区的掺杂浓度。6.如权利要求1所述的一种高效热管理平面栅碳化硅VDMOS的制备方法，其特征在于：所述碳化硅衬底以及漂移层均为N型，所述栅保护区为P型。7.一种高效热管理平面栅碳化硅VDMOS,其特征在于，所述碳化硅VDMOS为所述权利要求1至权利要求6任意一项所述制备方法制备得到。3技术领域[0001]本发明涉及一种高效热管理平面栅碳化硅VDMOS及其制备方法。背景技术主流栅极金属为铝材料，栅极金属用合金热导率一般为180-190W/(m·K),与掺杂碳化硅材发明内容[0003]本发明要解决的技术问题，在于提供一种高效热管理平面栅碳化硅VDMOS及其制备方法，设计与N型源区横向接触的肖特基金属降低了器件的源极接触电阻，减少了产热，提高器件的热管理能力。步骤1、在碳化硅衬底下侧面淀积金属，形成漏极金属层；在所述碳化硅衬底上侧P型源区以及第二P型源区；别形成P型阱区和栅保护区；步骤5、去除步骤4的阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，刻蚀漂移层缘介质层；成栅极金属层；[0005]第二方面，本发明提供了一种高效热管理采用第一方面所述的一种高效热管理平面栅碳化硅VDMOS的制备方法制备得到。一、本发明构建了与N型源区接触的肖特基金属层，实现了N型源区在顶部和横向两个方向的金属接触，可以有效降低器件的源极欧姆接触电阻，降低器件的导通电阻，降低了器件的热源，肖特基金属层在器件内部与漂移层、第一P型源区和第二P型源区直接接触，4减少了器件源极金属层到体二极管的导通阻抗，降低了器件的热源；二、本发明中与N型源区接触的肖特基金属层，构建了从器件体内向源极金属层的低热阻路径，器件寄生体二极管都可通过肖特基金属层的低热阻通道散热，增大了N型源区与器件表面的金属接触面积，降低了器件的源极热阻，从而提高器件的热管理能力；三、本发明在器件体二极管区域，构建了肖特基金属层在顶部，第一P型源区、第二P型源区和漂移区并排分布在肖特基金属层底部的复合体二极管结构，在保证器件体二极管续流能力的基础上降低续流损耗，在漏极承受大电压时，漂移层会与第一P型源区和第二P型源区形成空间电荷区，能提高寄生肖特基二极管的耐压能力。附图说明[0007]下面参照附图结合实施例对本发明作进一步的说明。[0008]图1为本发明一种高效热管理平面栅碳化硅VDMOS的原理图。[0009]图2为本发明一种高效热管理平面栅碳化硅VDMOS的工序剖视图一。[0010]图3为本发明一种高效热管理平面栅碳化硅VDMOS的工序剖视图二。[0011]图4为本发明一种高效热管理平面栅碳化硅VDMOS的工序剖视图三。[0012]图5为本发明一种高效热管理平面栅碳化硅VDMOS的工序剖视图四。[0013]图6为本发明一种高效热管理平面栅碳化硅VDMOS的工序剖视图五。[0014]图7为本发明一种高效热管理平面栅碳化硅VDMOS的工序剖视图六。[0015]图8为本发明一种高效热管理平面栅碳化硅VDMOS的工序剖视图七。[0016]图9为本发明一种高效热管理平面栅碳化硅VDMOS的工序剖视图八。[0017]图10为本发明一种高效热管理平面栅碳化硅VDMOS的工序剖视图九。具体实施方式[0018]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。[0019]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、5系。应当明白，除了图中所述的取向以外，空间关系术语还包括使用和操作中的器件的不同包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向),并且在此使用的空间描述语相应地被解释。[0023]如图1至10所示，本申请实施例通过提供一种高效热管理平面栅碳化硅VDMOS的制步骤1、在碳化硅衬底1下侧面淀积金属，形成漏极金属层9;在所述碳化硅衬底1上侧面外延生长，形成漂移层2;步骤2、在漂移层2上方形成阻挡层100,刻蚀阻挡层100形成通孔，离子注入，分别形成第一P型源区22以及第二P型源区23;步骤3、去除步骤2的阻挡层100,重新形成阻挡层100,刻蚀阻挡层100形成通孔，离子注入，分别形成P型阱区5和栅保护区211;步骤4、去除步骤3的阻挡层100,重新形成阻挡层100,刻蚀阻挡层100形成通孔，离步骤5、去除步骤4的阻挡层100,重新形成阻挡层100,刻蚀阻挡层100形成通孔，刻蚀漂移层2至所述第一P型源区22上侧面，淀积金属，形成肖特基金属层3;步骤6、去除步骤5的阻挡层100,重新形成阻挡层100,刻蚀阻挡层100形成通孔，淀步骤7、去除步骤6的阻挡层100,重新形成阻挡层100,刻蚀阻挡层100形成通孔，淀步骤8、去除步骤7的阻挡层100,重新形成阻挡层100,刻蚀阻挡层100形成通孔，淀积金属，形成源极金属层8,去除阻挡层100,完成制备。[0024]本实施例地，优选地，所述肖特基金属层3、N型源区4、P型阱区5以及栅保护区211的厚度相等。[0025]本实施例地，优选地，所述第一P型源区22的宽度小于所述第二P型源区23的宽度。[0026]本实施例地，优选地，所述P型阱区5的掺杂浓度小于漂移层2的掺杂浓度。[0027]本实施例地，优选地，所述P型阱区5的掺杂浓度小于所述N型源区4的掺杂浓度；所述P型阱区5的掺杂浓度小于所述第二P型源区23的掺杂浓度。[0028]本实施例地，优选地，所述碳化硅衬底1以及漂移层2均为N型，所述栅保护区211为P型。[0029]如图1所示，上述制造方法得到的平面栅碳化硅VDMOS,包括：碳化硅衬底1,6漂移层2,所述漂移层2下侧面连接至所述碳化硅衬底1上侧面，所述漂移层2上设有凸起部21,所述凸起部21内设有栅保护区211;所述漂移层2上设有第一P型源区22以及第二P型源区23,所述第二P型源区23位于所述第一P型源区22内侧；肖特基金属层3,所述肖特基金属层3下侧面连接至所述漂移层2上侧面、第一P型源区22上侧面以及第二P型源区23;N型源区4,所述N型源区4下侧面连接至所述第二P型源区23上侧面，所述N型源区4外侧面连接至所述肖特基金属层3内侧面；P型阱区5,所述P型阱区5下侧面连接至所述第二P型源区23上侧面，所述P型阱区5外侧面连接至所述N型源区4,所述P型阱区5内侧面连接至所述凸起部21外侧面；绝缘介质层6,所述绝缘介质层6下侧面分别连接P型阱区5、凸起部21以及栅保护区211;栅极金属层7,所述栅极金属层7下侧面连接至所述绝缘介质层6上侧面；源极金属层8,所述源极金属层8分别连接所述肖特基金属层3以及N型源区4;以及，漏极金属层9,所述漏极金属层9连接至所述碳化硅衬底1下侧面。[0030]本发明另一实施方式中，碳化硅衬底1的掺杂浓度为2-8e18cm³,漂移层2的掺杂浓度为1-8e17cm⁻³,P型阱区5的掺杂浓度为1-5e15cm⁻³,第一P型源区22和第二P型源区23的掺杂浓度均为5-9e18cm³,绝缘介质层6的材料可以为二氧化硅，N型源区4的掺杂浓度为2-8e18cm⁻³,肖特基金属层3与源极金属层8的材料一致，为纳米银，其热导率为429W/(m·K),嵌入到器件结构内部，可以提高器件内部到源极金属的导热效率，提高器件的热管理能力，提高器件源极导热效率，并在器件封装时形成与键合丝更牢固的接触，形成从器件pad到器件封装结构的导热；碳化硅衬底1的掺杂浓度是为了保证与漏极金属层9形成低阻欧姆接触，降低器件整体导通电阻；漂移层2的掺杂浓度是器件反向耐压和导通电阻的折中，由于第一P型源区22和第二P型源区23的掺杂浓度以及肖特基金属层3的结构分布，在保证器件耐压的条件下可以提高漂移层2的掺杂浓度；第一P型源区22和第二P型源区23的掺杂浓度设计有两个考虑：第一是为了降低第一P型源区22和第二P型源区23与肖特基金属层3的接触电阻，从而降低器件的寄生pn结体二极管导通损耗；第二是在漏极高电压时，降低位于第一P型源区22和第二P型源区23内的空间电荷区向器件栅极和源极扩散速度；P型阱区5的掺杂浓度是为了降低器件栅极的栅控器件的碳化硅衬底1的厚度为lμm,漂移层2的厚度为50-80μm,根据对器件耐压特性要求不同在以上范围内调整，第一P型源区22和第二P型源区23的厚度均为300nm,肖特基金属层3、N型源区4、P型阱区5和栅保护区211的厚度均为600nm,这是为了增加肖特基金属层3与N型源区4的纵向接触面积，从而降低器件的N型源区4与源极金属层8的欧姆接触电阻，降低器件导通电阻，并提高器件内部结构与高导热金属的接触面积，提高热管理效能；栅保护区211厚度与P型阱区5的厚度和掺杂浓度均相等，是为了一步工艺完成P型阱区5和栅保护区211的制作，减少工艺步骤，降低器件制造成本；肖特基金属层3与漂移层2形成肖特基结，但是肖特基金属层3与N型源区4形成的是欧姆接触，绝缘介质层6的厚度为50nm,这是保证器件开关特性并控制栅极电荷；7第一P型源区22的宽度为1μm,第一P型源区22到第二P型源区23之间的漂移层2的宽度为500nm,第二P型源区的宽度为2μm,肖特基金属层3的宽度为2μm,N型源区4的宽度为1μm,该设计是为了形成