硅锗晶体管的研究

近几年来，硅锗/硅异质接面元件异军突起，自1988年第一篇关于硅锗晶体管元件之更可战胜砷化镓。目前研究最多且最久者属硅锗异质接面晶体管，由于硅锗/硅异质硅锗(SiGe)、异质接面晶体管(HBT)、量子点红外光光侦测器(QDIP)、应变硅硅锗异质接面晶体管在本文中，我们将评述Si(100)面上生长Si/Si1-xGex/Si异质接面双极性晶体(HBT)的性质。早在1988年第一篇关于硅锗晶体管元件的研究发表以来，硅锗晶体管在制作技术与特性上就不断的发展与进步(1-7)。而目前这些元件的速度已超过350GHz的水平。尽管目前有npn和pnp两种不同元件(8,9)，但技术上和学术上的研究几乎都集中在npn元件上，因此本文主要针对npn元件来进行介绍，主要分为三部份：元件原理、直流(DC)特性和交流特性。而关于在基极中硅锗：碳的效应也概要讨论之。一、元件原理如同所有P-N-P双极型晶体管，Si/Si1-xGex/Si异质接面双极型晶体管的输出电流（集极电流Ic）与在正偏压VBE（集极-射极）下，电子从n型射极区注入到p型基极区的数目有关。在基极区内，少数载子-电子会向C-B（集极区-基极区）接面方向扩散和漂移，通常C-B接面处于零偏压或反偏压，在这种状态下，电子会由pn接面的高电场进入n型的集极区。基极区电流(IB)主要经由两个来源构成：B-E接面于正偏压下，电洞从基极区注入过射极区；②基极区中额外的载子-电子之一部份与电洞的复合。目前，在元件中，少数载子的生命周期(LifeTime)很长，而基极区的传输时间则相当短，所以，在组成基极电流的两个来源中，以第一种来源为主。集极电流与基极电流之比(IC/IB)称之为电流增益β。与完全是Si材料且掺杂均衡的电晶体相比，Si/Si1-xGex/SiHBT（即射极区与集电区为Si，基极区为Si1-xGex）有两大优点：第一，Si1-xGex基极区的能带较窄，能降低导带的势能，因而在相同的射极-基极偏压VBE下，提高了集极电流。又因为导带偏移较小，做为一级近似，电洞从基极区注入回射极区所经过的能障是不变的，所以不但射极效率提高，也大大提高电流增益β=IC/IB，更对电路性能的改善提供了极佳的选择。提高基极区掺杂的浓度NA就可以增加增益。以电路的角度来看，要求基极掺杂浓度高，可以降低基极区的本质(Intrinsic)片电阻RBI。如果基极区的本质片电阻在总电阻RB中所占的比例较大（RB包括元件的非本质区的电阻和接触电阻等），则降低RBI就会减少电路RBC的延迟时间，且降低微波应用中的噪声。较高的基极掺杂浓度可以提高基极区的穿击(PunchThrough)电压，在一些窄基极元件中，这限制了最高的集极电压，从而引起集极电压增大（即输出电阻增加），使元件能经受较大的电流容量。Si/Si1-xGex/SiHBT的第二个优点是基极区内的能隙分布可以由渐变(LinearGraded)锗浓度来控制（锗浓度在集电极一侧较多而使能隙比较窄它提供一个内建电场，并大大提高少数载子电子跨越基极区的速度，因而也减少电子跨越基极区的传输时间(TransitTime)，使电子以较高的纵向本质速度穿越过整个元件区域，基极区传输时间是双极晶体管内部的基本传输时间。若在靠近集极一侧的基极区能隙不重掺杂的情况下，集极电压也会显著增高(10)。二、直流特性原则上，可用IC和IB以证明各种结构的元件直流特性。然而如前文所述，组成基极电流IB的电洞电流部分，主要受射极区结构的影响，而不受Si1-xGex基极区的影响，因此不再赘述。另外，影响IB的因素诸多，如射极接面制程、寄生的B-E空间电荷区复合等，它并不受Si1-xGex的影响，所以本文只讨论IC与锗成分χ的依赖关系，而不讨论电流增益β与锗成分χ的关系。在不考虑大电流效应（如基极区高阶注入、B-C空乏区空间电荷效应和串联电阻）的情况下，双极性晶体管（包括HBT）中集极电流可表示为：Ic=IcoeqVBE/nkT(1)式中，q是电子电荷，VBE是基极与射极间的偏压，k是波兹曼常数，T是温度，n是理想状态因子。如果不考虑极端条件下HBT的二级效应(11,12)和B-E偏压对寄生能障的调制带来的小偏差，对IC来说，n取1。在基极区掺杂NA为常数的本质(Intrinsic)元件中，Ico可表示为：(2)式中，A是B-C结的面积，ni是基区的本征载子浓度，WB是中性基极宽度，Dn是基极中电子的扩散系数。在Si/Si1-xGex/SiHBT中，如果中性基极的宽度和基极掺杂与本质元件(BJT)相同，则收集极电流IC,HBT以及Ico将比同质BJT增强，如果基区锗成份均匀，两种元件的集极电流之比为：(3)式中，NC,i和Nv,i分别为在材料i中导带和价带的有效状态密度。考虑到Si和Si1-xGex的界面是缓变的，式(3)中通常用价带变化ΔEv来代替整个的能隙变化ΔEg(13)。然而，在Si(100)衬底上生长应变Si1-xGex之际，当x<0.7时几乎为0(14)，因此这种区别对npnHBT来说并不重要。在后文的讨论中，用Eg,eff和ΔEg,eff分别表示HBT的有效能隙和相对于全Si器件的有效能隙变化，代替ΔEv来描述集电极电流的增强模型。重掺杂引起的带隙变窄效应也包括在ΔEg,eff中。用术语“有效”能隙来区别于真实能隙，其目的在于用来描述少数载流子浓度和集极电流。基极区为简并掺杂时，能带填充效应和费米一狄拉克统计效应致使ΔEg,eff不同于真实能带(15)。HBT中的Ico可写为(4)因此，ΔEg,eff和集极电流的增量真实呈现出窄能隙基极区HBT效应。然而业已证实，如果重掺杂基区过量的硼扩散到射极区和集极区，会在导带中形成寄生能障，这将严重减弱集极电流的增强作用并减小ΔEg,eff，还会增加基区传输时间(11,16-19)。事实上，就算只有几个奈米的扩散长度也会造成很大的影响，研究已发现，若在射极区注入硼，之后的退火过程中将大大增强基区的硼扩散(18,20)。1988年首次发现Si/Si1-xGex/SiHBT可增大集极电流增益，但是没有明析测量到Ic的增强(1,2)。Patten等人第一次清楚地测量了SiGeHBT集极电流Ic的增强效应(3)，但远小于预期的结果，这是由于元件中有一些未知的寄生问题，如应变松弛、寄生能障等。此后，一些研究团队采用性能更好的元件，利用Ic同温度的依赖关系来表征ΔEg,eff(18,19,23~27)。这种方法的优点为毋需知道NA、WB、A、Dn的信息，只需假设式(3)中的比例因子与温度无关就行了。但此假设将会引起误差，例如在300~400K范围内，比例因子变化2倍，就会在ΔEg,eff内导致大约75meV的误差。图一综合所有可得到的数据，并发现ΔEg,eff满足下式：ΔEg,eff=0.74xmeV(5)在基极掺杂和基极区宽度不同的HBT以及全硅晶体管中，式(3)中的比例因子约为0.4(18)，该值与x>0.15时所预期的有效状态密度差吻合(16)。然而，目前还没有状态密度和扩散常数的实验数据。图一所示晶体管中，它们的基区掺杂浓度在5×l017cm-3~7×1018cm-3之间，在某些情况下，HBT与全硅晶体管的掺杂浓度可能相差10倍以上(25)，重掺杂使得能隙变窄，引起一些不确定性。第二种求ΔEg,eff的方法是：如果已知NA、WB的值，并假定Nc,SiGe、Nv,SiGe、Dn,SiGe值，将式(4)直接用于某一温度下（如室温）测得I∞,可直接求得Eg,eff。文献(28)就是采用此方法，并提供了足够的数据，此外还可以从文献(18,20,24,25,29,30)求出数据。文献(16)的模型中，先假定SiGe与Si的Nv、Nc比值，再假定Si中少数载子（电子）迁移率与掺杂的关系适用于SiGe，295K时Si的ni2为1×2020cm-3，在这些前提下，可以求得ΔEg,eff。图二为各种掺杂下ΔEg,eff与锗成份的关系。随着硅成份的增加和掺杂浓度的增高，ΔEg,eff通常呈减小的趋势。如果确定ΔEg,eff是由于锗成份和重掺杂两者所引起，其份量分别为ΔEg,Ge和ΔEg,dop，透过与掺杂相近的ΔEg,Ge之比较，可以发现用这种方法求出的ΔEg,Ge等于0.69x，与掺杂无关，如图二中虚线所示。将ΔEg,eff,dop与掺杂的关系以图三表示，结果为一直线，可得知ΔEg,eff,dop与锗成份无关。在基极区掺杂∆∆E/meV300King,TED'89300Sturm,APL'89Pruijhmboom,EDL'91Slotboom,EDL'91200Sturm,EDL'91200Poortmans,ME'9200.00.10.20.30Ge原子百分比▲图一与全Si元件相比，Si/SiGe/SiHBT有效带隙的降低依赖于Ge的成份（图中数据是由同全Si元件IC的温度依赖关系相比较而测得的；该所有情况的基区掺杂均低于7×1018cm-3；曲线拟合为ΔEg,eff=0.7×meV；实验数据引自参考文献(14~19)）（本图摘自文献73）大于1018cm-3范围，可以得到以下公式：ΔEg,eff=30+0.69x+23log10(NAcm3/1018)(6)需注意的是，依据ΔEg,eff与温度的依赖关系，可观察到基极区掺杂在5×1017cm-3~5×1018cm-3之间，锗组分以x=0.08变到x=0.16时，ΔEg,eff的差别约为30meV，这个结果与式(6)相符。图三中的那些点仍有较大变化，原因可能为元件的参数（如掺杂锗含量等）不精确所致。有趣的是，离子布植单晶和退火制程射极的元件中，所测到的各个点都在拟合曲线之下。可以得知(18,20)，基极区中扩散增强导致B-E和（或）B-C接面处产生寄生势垒，因而减小ΔEg,eff（由于有这种可能性，拟合式(6)时，并未把参考文献(18,24,25,29)ΔE/meV5004003002000Kamins,EDL'89,5×10cmKing,TED'89,5×10cmSturm,APL'89,5×10cmPruijhmboom,EDL'91,3×10cmGruhle,EDL'92,2×10cmPruijhmboom,ME'92,2×10cmMatuttnovic,IEDM'93,10~10cmMatuttnovic,IDEM'93,10~10cmMatutnovic,IDEM'93,10cm0.00.10.20.30.4Ge原子百分比▲图二室温下(295K)，由式(4)求得的HBT有效能隙减小与锗成份的关系（图中的数值为基极区掺杂浓度，虚线表示以相同源0.69×meV相同掺杂下有效带隙减小对锗的依赖关系）（本图摘自文献73）中的数据纳入）。在这两种求ΔEg,eff的方法中，后一种方法（即绝对合法）比前一种方法（用温室附近集电极电流同温度的关系来确定ΔEg,eff的方法）更精确，但是用温度依赖关系来确定各种温度下的Ico的大小比较精确。为了全面计算各种锗含量下其电流增益与本质基极区电阻的关系，必须知道垂直方向上的Dn、Nv、Nc以及横向电洞迁移迁移率（不是霍耳迁移率还应知道Si1-xGex中重掺杂引起的效应。尽管文献中已有记载一些原始模型，并且测量过状态密度及横向迁移率(16~18,28,31~34)，但是仍缺乏这些参数的系统数据，唯有文献记录过实验中直接测量的结果，并提出一种集极电流模型，其中指出在一个平坦基极区具有各种不同的掺杂和不同的锗成份的元件（50mm中性基极区）中，Ico（以及相应的电流增益）与本质基极区电阻之间的关系(28)。图四即这些数据ΔE/meV2000Kamins,EDL'89,31%King,TED'89,15~31%Sturm,APL'89,18%Pruijmboom,EDL'91,20%Gruhle,EDL'92,21%Pruijmboom,ME'92,13%Matutinovic,IEDM'93,18~27%Matutinovic,IEDM'93,9~14%基极掺杂/cm▲图三基区重掺杂引起禁带宽度明显变窄，图中已减去图二中与锗成份相关的能带变窄部分本图摘自文献73）及其模型的结果。要求元件设计避免寄生能障效应（采用空间区不掺杂Doping、射极区未经受离子布植等措施图四代表了平坦基极区HBT的基极区电阻同电流增益的关系。由此可以看出，随着基极区内锗含量的增加和基极区电阻的增加，集极电流Ic也增加。同式(4)和式(6)一样，这个模型包括了基极区重掺杂对电洞和电子迁移率以及能隙的影响，得到的结果与实验结果相符合。在基极区内锗组分和掺杂变化的元件（例如“缓变基极区”）中，原则上可以计算收集极电流的增强作用(26,35)，但是需要相关状态密度、扩散系数、重掺杂效应等方面的知识，甚至还可能需要知道速度饱和效应等(36)。但是，如果由于空乏区中有外扩散，将引起寄生势垒，这些公式1▲图四在基极区成份和各种杂质分布都是均匀的Si1-xGex/SiHBT中，温度295K下基极区的本质电阻与集极的相对电流的关系（包括拟合实验数据与模型 (28)，并与全硅晶体管的集极电流进行比较，假定全硅的晶体管的中性基极区厚度为50nm，基极区电阻为1000Ω/□)（本图摘自文献73）即不再适用(37)。图四为已有的一些实验数据，但是它们只是呈现锗组分简单地线性缓变分布时的数据。加碳到硅锗基极层形成硅锗碳层已被广范用于HBT的制程，且掺杂碳浓度可达1%。加碳之后可抵消一些硅锗层的应力，使得基极之能隙等效上升，可写成ΔEC,eff,=-0.24yev，其中y是碳莫耳浓度。此式可加到式(6)展现出碳的效应。三、交流特性HBT交流特性有几个标准参数：最简单的一个参数是电流增益等于1时的截止频率(fT)，它是在垂直方向上电子穿过元件整个区域的输运速度的量度。在高频下，各种延迟作用和充电效应的综合作用为：当交流调制偏压VBE一定时，会降低集极交流电流和增大基极交流电流，因而降低了它的小信号电流增益。截止频率fT定义为共射极短路，小信号增益减小为1（或从低频测量外推到1）时的频率。这些延迟效应和充电效应可以由元件内部的几种延迟来表示，包括射极电荷存储时间、基极接面电容充电时间、基极区传输时间、集极空乏层传输时间和集极充电时间。所有这些都十分依赖于元件设计的制程细节。如前所述，高fTHBT的主要优点是前述缓变结构中通过缩短基极传输时间τB来实现。在最简单的模型中（忽略速度饱和），基极区宽度相同的线性缓变基极区HBT和基极区分布均匀的全Si元件两者之间，其渡越时间比为：式中，ΔEg是从射极区一侧到集电区一侧中性基极区的能隙减小量（由于空乏区的作用，这个量可能不同于根据锗成份总的分布量计算的值(12)式中并假定两种元件的Dn值均相同。例如，若基极区从射极一侧到集极一侧的能隙差为75meV，在室温下，可以预计传输时间减小0.46倍。但是，如果因硼向外扩散引起寄生势垒（或pnpSiGeHBT的价带能障(8,9,39))，则基极区传输时间明显增大，并大于上述值(18,19,11)。对于任意掺杂和任意成份分布来说，文献15中提供了一种计算基极传输时间的通用方法。然而，如果最高的寄生能障不在中性区而是在空乏区，则这些公式就不适用了(37)。还有，基极区-集极空乏区中的空间电荷效应会造成在大电流下基极区渡越时间的显著增加。HBT中，由于基极区在扩展到基极区-集极空乏区时会形成寄生能障，使这一效应变得特别明显(40,41)。基极区成份渐变的HBT中，基极区渡越时间减小；此外，与相应的全Si元件相比，由于HBT结构的电流增益增大，使得一些HBT的发射结存储时间大为减小。但是，因为其他许多因素对元件的总延迟有所助益，而这些因素又严格地与元件内的掺杂分布和电流大小有关，所以不能像描述集极电流的增强作用那样简单地将fT同元件结构的物理参数（能隙、迁移率等）联系起来。然而，由于fT不能反映出元件的任何横向的寄生参量（例如基极区电阻），所以也无法清楚预示出实际的电路性能。对微波电路而言，更好的参数是功率增益等于1时的截止fmax。在一级模型中，fmax与fT的关系为：(8)式中，RB是基极的总电阻（不单是本征基极区薄层电阻CC是集电结电容。fmax依赖于那些与横向尺寸有关的量，如非本征和本征的基极区电阻等。除了决定fT的元件纵向分布外，fmax还与制程因素（如最小微影尺寸、所采用的基极区和射极电极的自我对准等）有关。在数位电路应用中，最重要的参数是传输延迟，其受到VLSI集成的制程过程和电路设计之影响。因为元件的设计必须解决散热和良品率等问题，VLSI集成的各种制程环节都特别重要。为了完整地表示HBT的交流特性，表一尽可能列出迄今收集到的npn和pnp两种元件的资料。最值得一提的是基极宽度、薄层电阻和锗成份分布，还包括射极制程和射极宽度。到目前为止，室温下增益等于1时的截止表一室温下Si/Si1-xGex/Sinpn和pnpHBT的高频特性与制程条件说明参考文献公司日期型号基极宽度/nm基极Ge的组分(E到C)RB,I/(kΩ/□)NA,base-3cm射极宽度/μm射极制程自对准B-EβmaxfT/GHzfmax/GHz电路形式传输延迟/ps[42]IBM1988pnp700.06~0.12<4-异位掺杂(Ex-situ)磊晶(Epi)无50---[29,43]HP1989npn250.31-7×10181离子布植/退火无252935--[44]IBM1989npn650~0.1120-原位掺杂(In-situ)多晶硅/退火无100040---[45]IBM1990npn450~0.07-0.9多晶硅/离子布植/退火无13575---[8]IBM1990pnp450(不)~>0.15-1×1019异位掺杂磊晶无~70---[46]IBM1990npn600~0.108-0.60.4多晶硅/离子布植/退火有10050-ECL28.324.6[47]IBM1990npn<650~0.110~0.188.3-0.350.45多晶硅/离子布植/退火有有90不确定5063-ECL27~28[39]IBM1990pnp500.05~0.15(不)0.05~0.15(不)不确定8.5>15不确定多晶硅/离子注入/975˚C异位外延/850˚C无无60不确定3031---[9]IBM1990pnp~50(不)~50(不)0~0.110~0.18>2020-0.80.8原位掺杂多晶硅925˚C,5s无无851355552---[48]Buhr-U.Bochum1991npn400.18-1×10195磊晶/离子布植/900˚C退火无10030---[49]IBM1991npn500.3~0.108~10190.7外延/原位掺杂多晶硅/离子布植/退火有944340ECLNTL24[30,50]DB1992npn30~0.25~12×1019~6×10191~3原位掺杂磊晶有30~55040~4640~53--[51]IBM1992npn350~0.15-0.6多晶硅/离子布植P/750/860˚C退火有2907326NTLECL2834[52]NEC1992npn600~0.15~4(不)-0.2原位掺杂多晶硅/退火有1205150ECL[53]IBM1992npn700~0.172×10180.5多晶硅/离子布植/退火有945061ECL18.9[54]IBM1993npn80(不确定)0(不)~0.129.5-0.7原位掺杂多晶硅/935˚C退火有453121ECL44.5[55,56]DB1993npn22~250.25(不)2.08×10193×101911原位掺杂磊晶有>5095915065--[57,58]IBM1993npn~65~40<300~0.080.220.2210.58>20~4×10182×101981×10180.60.60.6原位掺As多晶硅/800˚C退火15s有有有2001702400444564344830-NTLNTL-2124[7,59]IBM1993npn350~0.2572×10190.5原位掺杂多晶硅/800˚C退火无443---[60]IBM1993npn1000~0.145~7(不)-0.5多晶硅/离子布植/退火有4850ECL17.2[61]IBM1994npn16~200.30.788×101异位掺杂磊晶有5990--[62]Siemens1995npn450-0.1285×100.27多晶硅/离子布植/退火有2206174CML（续）表一参考文献公司日期型号基极宽度/nm基极Ge的组分(E到C)RB,I/(kΩ/□)NA,base-3cm射极宽度/μm射极制程自对准B-EβmaxfT/GHzfmax/GHz电路形式传输延迟/ps[63]Hitachi1996npn300-0.157×100.2原位掺杂多晶硅/退火有4572[64]Hitachi1997npn410-0.151×100.1原位掺杂多晶硅/退火有62ECL9.3[65]Hitachi1998npn200-0.151×100.14原位掺杂多晶硅/退火有72095ECL8[66]OkiJapan1999npn200.12-0.27~81×100.5原位掺杂多晶硅/退火有2908865ECL13.8[67]Hitachi2000npn200-0.2~1×100.2原位掺杂多晶硅/退火有76180ECL6.7[68]Hitachi2001npn200-0.14有加碳(0.4%)~1×100.2原位掺杂多晶硅/退火有144174[69,70]2002npn25有加碳0-0.25~1×10原位掺杂多晶硅/退火有207(375)285ECL4.2[71]IHP2003npn有加碳0.175原位掺杂多晶硅/退火有190243CML3.6[72]IHP2003pnp30有加碳0.21原位掺杂多晶硅/退火有18080120CML8.9备注：表中列出分布在中性基极区中整个元件结构和制程的相关讯息：单个锗数值表示锗组分均匀，表中基极宽度与射极宽度表整个宽度，fT和fmax为目前的峰值，传输延迟为最小值。频率已经超过375GHz(71)，而fT的峰值达285GHz(70)，ECL最小GateDelay为3.6ps(72)。前文介绍了Si/Si1-xGex/SinpnHBT的直流和交流特性。元件功能受限于材料的基本参数，如Si1-xGex层能隙以及制程（掺杂分布和集成制程等）。对Si1-xGex中少数载子和多数载子的传输特性已有概略性的了解。至于加少量碳到硅锗基极层，则是目前最先进的技术，虽可解决硼外扩散造成的元件效能退化效应，但还有许多其在元件制程上的问题尚待了解与探讨。硅锗场效晶体管硅锗技术在场效晶体管上之应用可从下面三部分谈起：(一)以硅锗为缓冲层之全面性应变(GlobalStrain)硅通道场效晶体管主要系利用硅与锗的晶格常数差，硅的晶格常数为5.431Å。锗为5.646Å,相差约为4%，若成长硅锗合金(Si1-xGexAlloys)其晶格常数则会略大于硅，因此若将硅沉积于松弛硅锗上，由于磊晶成长，晶格常数较小的硅原子势必受到一横向的张力，进而造成应变(Strain)，而此层硅便称为应变硅(Strained-Si)，利用此应变硅当一虚拟基板(VirtualSubstrate)制作元件，如图五(a)，而底下的松弛硅锗则是利用渐变(Graded)增加锗浓度，如图五(b)，以求降低缺陷(Dislocation)。应变硅之最大优点为增加迁移率，且保有硅在MOSFET上的优势，有高品质的闸氧化层与非常好的MOS界面(Interface)，而所形成之表面通道(SurfaceChannelStructure)可减轻短通道效应(ShortChannelEffect)与产生较nn+PolyDrainGateOxiden-Strained-Sin-UniformRelaxedSi0.8Ge0.2GradedSi1-xGexLayerx=0to20%n+n+Si1-xGexStrainedRelaxedGraded▲图五(a)利用应变硅当一虚拟基板制作元件；(b)松弛硅锗则是利用渐变增加锗浓度，以求降低缺陷高的闸极电容(GateCapacitance)，而由于应变硅之高迁移率，故可提高驱动电流和驱动电压。目前应变硅的电子与电洞的迁移率的增加率，以电子而言(4,5,7-15)，在锗浓度20%时，大多数的研究结果皆为60~80%的增加率，此点与理论值相符；而对电洞而言(7,8,12,14-21)，在锗浓度20%时，大多数的研究结果却只有约20%的增加率，此点与理论值差距甚大，详见图六之比较。(二)与硅锗相关之制程造成的区域性应变(LocalStrain)目前使用硅锗当基材使硅通道产生双轴应变的技术，从研究得知可增强CMOS的效能。然而，其面对的挑战包括成本、缩小化所衍生之问题，如短通道效应与锗浓度之影响，又如在整合方面的浅沟渠隔离(STI)、缺陷等问题均是在量产之前需要克服的课题。另一方面，制程产生之应变效应MobilityEnhancementF▲图六目前应变硅的电子与电洞的迁移率的增加率更加重要，特别是目前元件技术节点缩小至90nm甚或65nm时需考虑之。有关全面性应变（硅锗缓冲层结构）与区域性应变（制程造成）之比较列于表二。全面性应变可以得到较大的应变量，对元件的尺寸较不具影响；而区域性应变则可降低成本，与目前的制程完全兼容。在英特尔(Intel)公司的90奈米应变硅技术(74)上，系利用有高应变的氮化硅层(Si3N4Cap)来增强NMOS的效能，如图七(a)。对于PMOS（图七(b)Intel在P-doped（掺有硼以提供电洞）的区域相对应的两端挖出“壕沟”(Trench-es)，然后填入具有较大晶格常数的硅锗（图八）。所填入的硅锗则会从两侧压缩其间的硅通道，使得其电洞(a)NMOS资料来源:©2003IEEE▲图七Intel所发表利用制程调变的应变硅技术之(a)NMOS；(b)PMOSNiSiSi1-Si1-xGexSi1-xGex资料来源:©2004IEEE▲图八IntelPMOS制程流程图(a)在P-doped区域相对应的两端挖出“壕沟”；(b)填入具有较大晶格常数的硅锗；(c)后续Silicide与应变氮化硅Cap层表二全面性应变与区域性应变之比较全面性应变区域性应变应变大小~1%<0.4%产生应变方式硅锗缓冲层制程产生：STI、NitrideCap、Silicide、Spacer等方式应变方向双轴应变（在通道L宽度W的应变均匀）单轴应变（在通道L宽度W的应变不均匀）缩小化佳敏感效能增强部份NMOSPMOS其它方面可以产生大的应变（高的锗浓度可达成）选择性成长硅锗磊晶在源/汲极区迁移率增加，特别是在高电场区仍能保持跟电子一样增强不递减的特性，大幅改善传统应变硅PMOS的问题。(三)以硅锗为通道的场效晶体管目前热门的双通道(DualChannel)的场效晶体管(75)，其结构为硅基板上成长松弛硅锗层，且浓度较低，然后成长锗浓度较高之应变硅锗作为PMOS通道，最后再将应变硅成长在应变硅锗层上，作为NMOS通道，并配以TiN的金属闸极，其NMOS与PMOS均出现迁移率增强情形，特别是PMOS更超过两倍以上。硅锗光电元件因为Si的带沟约为1.1μm，使得发光波长与侦测之截止波长受到限制，而发光能力也受到间接带沟的影响，效率很低。但因Si技术在材料上的进步，已经可以加入SiGe材料在原有的基础结构上，来调整带沟及产生异质介面，而未来也可望使用高介电质材料来改变电场分布及折射率。然而，其元件特性仍受限于Si带沟而无法将发光及侦测波长延伸至1.3及1.5μm。而1.3及1.5μm均为光纤通讯中最常使用的波段，因此，要如何才能突破Si的带沟限制、增加元件应用范围呢？目前最佳的方法即是将SiGe材料和Si整合在一起。Ge和Si同为四族元素，Ge的晶格常数较Si大4%，带沟约为0.67eV，因此理论上可将发光及侦测波长延伸至1.8μm，若受到应力时，Ge的带沟可更小。传统的MOS(MetalOxideSilicon)结构，因为Oxide较厚，使得闸极电流几乎是零，以减少IC的功率消耗，但在180nm的技术节点，氧化层厚度已减少至2nm以下，会产生大的闸极电流；另一方面，也可利用此闸极穿透电流做成新的元件，例如台大电机的研究团队即首先利用MOS结构研发出光二极管及侦测器(76)。发光二极管的原理如下：在累积(Accum-ulation)偏压下，NMOS的电子由闸极经超薄氧化层穿透至p型硅，当电子降低能量至导电带边缘时，若动量守恒能够满足，在导电带边缘的电子与在氧化层p型硅界面的电洞复合，则可发出光子。而当元件在反转(Inversion)偏压下，由于少数载子电子经由热及介面缺陷产生的数量有限，而所产生的电子很快就穿透氧化层形成暗电流(DarkCurrent)。因此随着电压增加，大部分压降均落在Si上，形成深空乏现象(DeepDepletion)，而电流却几乎不随电压增加而增加。在这样的情况下，若是利用照光产生额外的电子，电流将随着照光强度而变化。此即为光侦测器的基本原理。当光照射于半导体上时，若光子能量大于半导体带沟能量，则可将价带的电子激发至传导带，形成电子电洞对，这些额外产生的电子即可形成光电流。随着光强度越强，所产生的光电子也越多，光电流也越大。而此光侦测器所能侦测的光波长范围便受到半导体基材的带沟能量限制，Si光侦测器的截止波长约为1.2μm(1.1eV)。图九即为利用超高真空化学气相沉积机台(UHVCVD)所成长的多层硅锗量子点结构。由于晶格常数不同所造成的应力，在Si上无法成长太厚且无缺陷的Ge层。因此在适当的温度及压力下，Ge在形成一薄WettingLayer后（约数nm）会产生量子点以释放应力达成平衡。重复利用此特性可在Si基板上成长出多层的锗量子点结构。量子点的宽度约100nm，而高度约为6nm。利用此锗量子点基板所制作的PIN发光二极管发光强度对能量关系图如图十所示(77)。（注：因为SiGe材料表面缺陷尚多，其金氧半结构之发光强度较PIN而言又低了10~100倍左右，研究上将持续设法降低SiGe之缺陷）。在0.8eV(1.5μm)处有一明显反应，且随着温度升高强度下降，显示因带沟錯量