微电子概论与前沿技术 课件 第5章　集成电路设计基础

微电子学院School

of

Microelectronics微电子概论与新进展集成电路设计基础篇目录123集成电路设计流程版图设计方法及设计规则电子设计自动化工具4专用集成电路设计及SoC设计v西工大微电子学院School

of

Microelectronics一、技术背景3集成电路设计特点一、集成电路设计流程集成电路设计：根据电路要实现的功能，正确选择电路结构、工艺平台、设计规则，保证采用的电路规模最小、芯片面积较小、设计周期最短、设计成本最低，从而设计出满足要求的集成电路前仿真：EDA工具采用理想化的器件模型通过数值计算模拟电路功能，一般只能检查电路设计的功能是否达到要求，对性能指标也只能进行初步评估，但是可以确定电路是否完全满足设计要求后仿真：根据工艺厂商提供的设计规则和器件制备的掩膜版文件进行集成电路制造的掩膜版设计，设计者先根据集成电路结构、设计规则和集成电路版图设计方法进行版图设计，然后对设计的版图进行后仿真，并将后仿真和前仿真结果进行对比，当后仿真结果与前仿真结果差距较大时，设计者需要重新设计集成电路或版图，直至后仿真结果达到设计要求功能设计电路结构确定电路描述电路仿真(前仿真）版图设计版图仿真（后仿真）集成电路功能数字集成电路模拟集成电路数模混合电路组合逻辑电路、时序逻辑电路、寄存器等模块放大器、滤波器、比较器、反馈电路、基准源电路等模块模拟/数字转换器电路ADC和数字/模拟转换器电路DACv西工大微电子学院School

of

Microelectronics一、技术背景4模拟集成电路设计流程一、集成电路设计流程模拟集成电路的设计一般要经过电路图输入、电路仿真、版图设计、版图验证、寄生参数提取、版图仿真和流片等环节，具体步骤如下：根据需求定义电路功能和性能指标，设计者根据电路功能和性能指标需求对电路进行定义，包括模块的划分和选取采用EDA工具进行电路图输入，包括PSpice、HSPICE、ALPS-GT软件完成电路图输入后进行电路仿真，根据电路仿真结果分析电路性能。EDA工具主要通过器件模型将规模庞大的电路图转化为等效的数值方程组，并通过求解数值方程组来获得电路性能版图设计：真实集成电路物理情况的平面几何形状描述，芯片每一步加工的图形由光刻版控制，而每层光刻版的图形就是版图，版图也是设计者将最终的输出交付给工艺厂商的制造图纸版图验证和寄生参数提取：在版图设计过程中同时进行的，主要验证设计者设计的版图是否正确，同时还要检查版图中的电气连接是否与电路图中的设计一致流片：在版图设计完成后，设计者将设计文件交给工艺厂商进行芯片制造的过程v西工大微电子学院School

of

Microelectronics一、技术背景5数字电路设计流程一、集成电路设计流程数字集成电路的设计流程和模拟集成电路基本上相同，也需要经过电路图输入、版图设计、流片等环节，习惯上将数字集成电路设计流程分为前端设计和后端设计前端设计仿真验证逻辑综合静态时序分析HDL编程形式验证硬件描述语言编程：由于数字集成电路规模庞大，通常采用现成的IP单元进行电路描述，因此使用HDL编程使功能成为代码的形式后进行电路描述仿真验证：检验编码设计是否符合规则、电路仿真结果是否满足设计要求，包括ModelSim、NC-Verilog软件逻辑综合：将HDL代码映射到具体的工艺上加以实现，并生成能够符合设定目标参数的门电路。逻辑综合的仿真称为门级仿真，逻辑综合工具可以把HDL描述转化为门级网表。门级网表使用门电路及门电路之间的连接来描述电路，它是产生版图的自动布局布线工具的输入静态时序分析：验证电路的建立时间和保持时间是否违例，静态时序分析完成后会生成时序报告形式验证：对逻辑综合后的门级网表进行功能验证，将功能验证后的HDL设计和逻辑综合后的门级网表进行比对，检查门级网表在逻辑综合过程中是否改变了HDL描述的电路功能，包括Formality软件v西工大微电子学院School

of

Microelectronics一、技术背景6数字电路设计流程一、集成电路设计流程后端设计布局规划时钟树综合布线可测性设计寄生参数提取版图验证流片可测性设计DFT：通过插入扫描链访问和控制芯片内部的触发器，包括DFTCompiler软件布局规划：完成各个模块的摆放，布局规划的好坏直接影响电路的面积、功耗、延迟等。需要根据前端设计所给的数据流向，了解设计中各个模块之间的交互、各个时钟之间的关系等信息，规划模块的位置和模块接口的位置，包括Astro软件时钟树综合：时钟树的布线，保证时钟的一致性。时钟信号是数字集成电路中最长、最复杂的信号，从一个时钟源到达各个时序元器件的终端节点形成了一个树状结构。包括PhysicalCompiler软件布线：使各个单元互连，包括全局布线、总线布线、详细布线、手动优化、添加防护、金属填充、天线效应修复、光刻修复等，通常是EDA工具自动完成，包括Astro软件寄生参数提取：提取寄生参数后并对其进行验证，排除寄生参数对芯片功能的影响。包括Star-RCXT软件版图物理验证：检查版图是否符合设计规则、是否符合工艺要求；版图中的电气连接是否和门级电路一致；电气规则是否符合要求，如短路和开路等电气规则违例检查。包括Hercules软件目录123集成电路设计流程版图设计方法及设计规则电子设计自动化工具4专用集成电路设计及SoC设计v西工大微电子学院School

of

Microelectronics一、技术背景8版图设计方法二、版图设计方法及设计规则版图是集成电路设计和制造之间的桥梁，将电路图或HDL综合生成的门级电路映射成与工艺制造对应的图形，以便工艺厂商将图形通过特定工艺映射到晶圆上从而完成芯片制造版图中包含集成电路的器件类型、器件尺寸、器件之间的相对位置及各个器件之间的连接关系等相关物理信息版图设计全自动设计半自动设计人工设计全自动设计半自动设计人工设计自动化程度100%自动化部分自动化完全手动速度分钟级小时~天级天~周级设计质量一般，需要后续优化较高，结合工具效率与人工经验最高，依赖设计师水平适用场景标准化单元混合信号电路等定制化模拟电路EDA工具SynopsysICCompilerCadenceVirtuoso手工绘制优势节省时间平衡效率与灵活性灵活性高全自动设计：完全由EDA工具自动生成版图，无需人工干涉半自动设计：EDA工具生成基础结构，人工优化关键部分人工设计：设计师手动完成所有版图绘制和优化v西工大微电子学院School

of

Microelectronics一、技术背景9CMOS工艺流程和版图设计二、版图设计方法及设计规则N阱版图与工艺流程N阱光刻：通过N阱掩膜版在Si/SiO2衬底上采用光刻、刻蚀工艺形成N阱窗口，在SiO2层的隔离下，通过离子注入N型杂质形成器件的N阱区域有源区版图与工艺流程有源区层制备：通常将MOS管的源区、漏区、沟道合称为有源区，有源区掩膜版主要用于制造硅局部氧化和薄氧。掩膜版的封闭图形内形成薄氧，封闭图形外形成局部氧化多晶硅栅层版图与工艺流程多晶硅栅层制备：作为MOS管的栅极，首先淀积多晶硅栅，然后利用掩膜版通过光刻形成多晶硅栅区域，最后刻蚀多余的多晶硅形成器件的栅极v西工大微电子学院School

of

Microelectronics一、技术背景10CMOS工艺流程和版图设计二、版图设计方法及设计规则P选择层版图与工艺流程P选择层制备：通过离子注入实现器件的源漏区域，首先涂光刻胶，利用P选择掩膜版通过光刻、刻蚀工艺形成离子注入区域，然后在该区域离子注入P+型杂质N选择层版图与工艺流程N选择层制备：在N阱区域中重掺杂N+杂质，从而在N阱区域形成良好的欧姆接触，其制备过程与P选择层相同多晶硅栅层版图与工艺流程接触孔层制备：使所有有源区和多晶硅栅区形成金属接触。首先淀积一层SiO2，然后利用接触孔掩膜版采用光刻、刻蚀工艺形成接触孔区域v西工大微电子学院School

of

Microelectronics一、技术背景11CMOS工艺流程和版图设计二、版图设计方法及设计规则金属层制备：在接触孔处淀积金属形成器件的电极。首先淀积一层金属，然后利用金属层掩膜版采用光刻、刻蚀等工艺去掉不需要的金属从而形成器件电极N阱下CMOS反相器版图及工艺流程金属层版图及工艺流程上述主要为N阱PMOS版图及工艺，CMOS反相器整体版图及工艺流程如右图所示v西工大微电子学院School

of

Microelectronics一、技术背景12版图设计规则二、版图设计方法及设计规则版图设计规则：设计者在绘制版图时需要遵循的规则。有了版图的设计规则，设计者不需要完全了解工艺条件就可以完成准确的版图绘制，而工艺工程师也不需要完全了解电路设计原理就可以成功制备出电路版图设计规则目的：使芯片尺寸在尽可能小的前提下，避免出现线条宽度偏差和不同层掩膜版套准偏差可能带来的问题，尽可能提高芯片成品率版图设计规则λ设计规则微米设计规则λ设计规则：以工艺水平的特征尺寸为基础，主要限制线宽偏离理想特征尺寸的上限及掩膜版之间的最大套准偏差。微米设计规则：根据实际工艺水平对版图中的所有几何尺寸进行精确的规定，各几何尺寸之间没有必然联系λ设计规则微米设计规则定义基于比例因子λ的抽象规则，尺寸与工艺无关基于实际物理尺寸µm，与具体工艺绑定灵活性可通过调整λ适应不同工艺节点仅适用于特定工艺(0.18μm等）精度控制相对粗略，依赖比例缩放精确，直接指定最小线宽、间距等应用场景学术研究、教学、早期工艺无关设计工业化生产（如芯片制造）、特定工艺节点流片v西工大微电子学院School

of

Microelectronics一、技术背景13版图设计失配问题二、版图设计方法及设计规则版图设计匹配：在集成电路设计过程中，有些模块需要其中的几个器件完全一致，即对称性良好，符合这样的要求就是匹配版图设计失配：是不能保证工艺制备出来的器件具有良好的对称性，包括系统失配和随机失配随机失配：由于设计、工艺或环境中的确定性因素导致的器件参数偏差，具有可预测性和重复性。通常由非理想制造条件、版图布局不对称、或外部干扰引起失配原因系统失配随机失配系统失配梯度效应接触孔电阻率刻蚀率变化系统失配：由制造过程中的不可控随机波动引起的器件参数差异，具有统计特性且无法通过设计完全消除工艺偏差扩散区影响工艺偏差：实际工艺中的扩散、刻蚀、淀积等工序会引入几何扩张或收缩，导致实际工艺制备的图形与掩膜版图形有偏差梯度效应：由于晶圆不同部位的质量不同，再加上温度、压力、梯度效应等因素，即使在同一生产条件下，晶圆上不同点分布的差异也很明显接触孔电阻率变化：工艺中实际接触孔大小与掩膜版接触孔大小有偏差，导致接触孔电阻率发生变化刻蚀率变化：工艺中刻蚀率的变化会导致刻蚀精度偏差，从而影响刻蚀窗口扩散区影响：工艺中离子注入、扩散等工序会导致扩散区的杂质横向扩散v西工大微电子学院School

of

Microelectronics一、技术背景14版图匹配方法二、版图设计方法及设计规则版图匹配方法基本原则：需求匹配的器件彼此靠近、注意周围器件、保持匹配的器件的方向一致根器件法根器件法：通常在电阻版图绘制中使用，需要选择一个根器件一般选择中间值的电阻作为根器件，如果选择电阻为1kΩ

的电阻作为根器件，则2kΩ

电阻需要两个根器件串联，250Ω

电阻需要四个根器件并联交叉法交叉法：主要用在结构完全相同的几个器件之间，它可以使需要匹配的器件对称排列交叉法适用于W/L值较大的器件的对称性分布，将一个器件拆分成若干器件并将其串联就可以实现其对称分布v西工大微电子学院School

of

Microelectronics一、技术背景15版图匹配方法二、版图设计方法及设计规则版图匹配方法基本原则：需求匹配的器件彼此靠近、注意周围器件、保持匹配的器件的方向一致虚设器件法虚设器件法：保护核心结构，使其不会受到工艺的影响例如，在刻蚀工艺中，腐蚀对位于两侧的器件的影响会比位于中间的器件大，此时可在位于两侧的器件旁边添加虚拟器件，因为这个虚拟器件不与核心结构进行电连接，所以它不会对核心结构产生影响共心-四方交叉法共心-四方交叉法：使需要匹配的器件围绕公共的中心点放置，共心法可以降低热梯度或工艺中存在的线性梯度热梯度：由芯片上的一个发热点产生的，会使周围器件的电特性发生变化目录123集成电路设计流程版图设计方法及设计规则电子设计自动化工具4专用集成电路设计及SoC设计v西工大微电子学院School

of

Microelectronics一、技术背景17EDA技术的发展三、电子设计自动化工具电子设计自动化EDA工具：利用CAD软件完成超大规模集成电路设计的工具，相关CAD软件包括ECAD和TCAD早期阶段发展阶段成熟阶段自动化阶段CAD(1970年）CAE（1980年）EDA（1990年）ESDA早期阶段：CAD阶段，集成电路已经进入了中小规模时代，研究者采用CAD软件进行电路图的编辑、基本功能的仿真，以及物理版图的绘制、功能验证发展阶段：计算机辅助工程CAE阶段，在该阶段EDA工具的自动布局布线是一个重大突破。这个阶段的EDA工具除了能帮助设计者仿真电路性能外，还能帮助其进行时序分析、故障分析成熟阶段：EDA阶段，有了完善的EDA技术，设计者就可以采用“自顶向下”的设计理念，对复杂的电路系统使用可读性较强的高级语言进行描述。EDA技术可以直接在顶层通过高级语言仿真电路性能，并能通过综合手段将高级语言转化为门级网表自动化阶段：现阶段EDA技术面临着超大规模、高度复杂、低功耗系统设计的挑战，下一代电子系统设计自动化ESDA技术特点是可以容纳更复杂的系统，支持更加抽象的设计方法，如更高抽象层次的行为级设计、更高级的语言描述v西工大微电子学院School

of

Microelectronics一、技术背景18集成电路设计EDA工具三、电子设计自动化工具主流的集成电路设计的EDA工具主要有Cadence公司和Synopsys公司开发的EDA软件Synopsys工具用途Astro为超深亚微米集成电路进行设计优化、布局布线开发的工具，可以实现在0.1μm及以下工艺线仿真5000万门、时钟频率千兆赫兹的集成电路DFT包含功能强大的扫描式可测性设计分析、综合和验证技术，可以使设计者在设计前期迅速且方便地实现高质量的测试分析，确保同时满足时序要求和测试覆盖率要求TetraMAX自动测试向量生成工具，针对不同的设计，其可以在最短的时间内生成具有最高故障覆盖率的最小测试向量集Vera主要负责对集成电路进行高效、智能、高层次的功能验证VCS编译型Verilog模拟器，被广泛用于数字系统设计、验证和仿真PowerCompiler提供简便的功耗优化服务，能够自动将设计的功耗最小化，提供综合前的功耗预估服务，让设计者可以更好地规划功耗分布，在短时间内完成低功耗设计Cadence分类工具板级电路设计ConceptHDL原理图设计输入工具、CheckPlusHDL原理图设计规则检查工具、SPECTRAQuestEngineerPCB版图布局规划工具系统级无线设计HDS硬件系统设计工具、Wireless无线电技术标准系统级验证工具、VCC虚拟设计工具包逻辑设计与验证Verilog-Xl仿真器、LeapfrogVHDL仿真器、AffirmaNCVerilog仿真器、Verifault-XL故障仿真器时序驱动的深亚微米设计SE布局布线器、CT-GEN时钟树生成工具、Vampire验证工具全定制集成电路设计VirtusoSchematicComposer混合输入原理图输入工具、VirtusoLayoutEditor版图编辑工具、AffirmaSpectra高级电路仿真器、Dracula验证和参数提取工具v西工大微电子学院School

of

Microelectronics一、技术背景19器件设计TCAD工具三、电子设计自动化工具Sentaurus仿真半导体器件流程TCAD：半导体器件设计对应的EDA工具，包括Synopsys公司开发的SentaurusTCAD等，下面以Sentaurus为例介绍器件设计流程工艺仿真：模拟实际半导体制造工艺（如离子注入、刻蚀、退火），生成器件的掺杂分布和几何结构。工具：SentaurusProcess器件结构设计：基于工艺仿真结果或手动设计，生成器件的精确几何和网格模型。工具：SentaurusStructureEditorSDE器件特性仿真：模拟器件的电学、热学或光学特性。工具：SentaurusDevice可视化观察：对仿真结果进行可视化分析和数据提取目录123集成电路设计流程版图设计方法及设计规则电子设计自动化工具4专用集成电路设计及SoC设计v西工大微电子学院School

of

Microelectronics一、技术背景21专用集成电路设计四、专用集成电路设计及SoC设计专用集成电路设计ASIC：根据特定用户的特定需求而专门设计、制造的集成电路特点：面向用户的特定需求，其在批量生产时与通用集成电路相比具有体积小、功耗低、可靠性高、性能更高、保密性增强、成本低等优点常用ASIC方法包含全定制法、半定制法和可编程逻辑法，具体如下：ASIC方法全定制法半定制法可编程逻辑