《数字电子技术》课件-第2章 MOS 逻辑门电路形

第2章MOS逻辑门电路内容提要

凡是对脉冲通路上的脉冲起着开关作用的电子线路就叫做门电路，是基本的逻辑电路。门电路是一种逻辑电路。基本的逻辑关系有三种：与逻辑、或逻辑、非逻辑。与此相对应，基本的门电路有与门、或门、非门。门电路可用分立元件组成，也可做成集成电路，但目前实际应用的都是集成电路。集成电路工业产品中并没有与门、或门，而供应与非门。本章主要介绍TTL集成逻辑们和CMOS集成逻辑们的知识。本章内容2.1概述2.2TTL逻辑门电路2.3射极耦合逻辑门电路2.4砷化镓逻辑门电路2.1MOS逻辑门2.1.1

数字集成电路简介2.1.2

逻辑门的一般特性2.1.3

MOS开关及其等效电路2.1.4

CMOS反相器2.1.5

CMOS逻辑门电路2.1.6

CMOS漏极开路门和三态输出门电路2.1.7

CMOS传输门2.1.8

CMOS逻辑门电路的技术参数2.1.9

NMOS门电路1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门2.1.1

数字集成电路简介1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低

74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路2.1.1数字集成电路简介2.1.2逻辑门电路的一般特性1.输入和输出的高、低电平

vO

vI

驱动门G1

负载门G2

1

1

输出高电平的下限值

VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值

VOH(max)输出高电平+VDD

VOH(min)VOL(max)

0

G1门vO范围

vO

输出低电平

输入高电平VIH(min)

VIL(max)

+VDD

0

G2门vI范围

输入低电平

vI

VNH

—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2.

噪声容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力

1

驱动门

vo

1

负载门

vI

噪声

类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

4.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。5.延时

功耗积是速度功耗综合性的指标.延时

功耗积，用符号DP表示 扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。

（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。

高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。(b)带灌电流负载当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。IOL

：驱动门的输出端为低电平电流 IIL：负载门输入端电流之和 电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55

各类数字集成电路主要性能参数的比较2.1.3

MOS开关及其等效电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平当υI

<VT当υI

>VTMOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”输出为低电平。当输入为低电平时：当输入为高电平时：2.1.4

CMOS

反相器1.工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止导通10V10V10V0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式vi(A)0vO(L)1逻辑真值表10P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入低电平时的工作情况作图分析：2.电压传输特性和电流传输特性VTN电压传输特性3.CMOS反相器的工作速度在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10ns。

带电容负载A

BTN1TP1

TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110与非门1.CMOS与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN=2VVTP=-2V0V10VN输入的与非门的电路?输入端增加有什么问题?2.1.5CMOS逻辑门或非门2.CMOS或非门+VDD+10VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥10V10VVTN=2VVTP=-2VN输入的或非门的电路的结构?输入端增加有什么问题?3.异或门电路=A⊙B4.输入保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。（1）输入端保护电路:(1)0<vA<VDD+vDF(2)vA

>

VDD+vDF

二极管导通电压：vDF(3)vA

<

-

vDF

当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。D1、D2截止D1导通,D2截止vG

=

VDD+vDFD2导通,D1截止vG=

-

vDFRS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。

D2---分布式二极管(iD大)（2）CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能1.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。2.1.6CMOS漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB01（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号(b)与非逻辑不变漏极开路门输出连接(a)工作时必须外接电源和电阻;(2)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）

。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。最不利的情况：只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)当VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)

：

2.三态(TSL)输出门电路10011截止导通111高阻

×0

输出L输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门012.1.7CMOS传输门(双向模拟开关)

1.CMOS传输门电路电路逻辑符号υI

/υOυo/υIC等效电路2、CMOS传输门电路的工作原理

设TP:|VTP|=2V，TN:VTN=2V

I的变化范围为－5V到+5V。

5V+5V

5V到+5V

GSN<VTN,TN截止

GSP=5V

(-5V到+5V)=(10到0)V开关断开，不能转送信号

GSN=-5V

(－5V到+5V)=(0到-10)V

GSP>0,TP截止1）当c=0，c=1时c=0=-5V，c

=1=+5V

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V

5V

GSP=

5V

(－3V~+5V)=

2V~

10V

GSN=5V

(－5V~+3V)=(10~2)Vb、

I=3V~5V

GSN>VTN,TN导通a、

I=5V~3VTN导通，TP导通

GSP>|VT|,TP导通C、

I=3V~3V2）当c=1，c=0时传输门组成的数据选择器C=0TG1导通,TG2断开

L=XTG2导通,TG1断开

L=YC=1传输门的应用CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数系列传输延迟时间tpd/ns(CL=15pF)功耗(mW)延时功耗积(pJ)4000B751

(1MHz)10574HC101.5

(1MHz)1574HCT131

(1MHz)13BiCMOS2.90.0003~7.50.00087~222.1.8CMOS逻辑门电路的技术参数CMOS门电路各系列的性能比较所以输出为低电平。一、NMOS门电路1．NMOS非门逻辑关系：（设两管的开启电压为VT1=VT2=4V，且gm1＞＞gm2）（1）当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，输出电压为：

2.1.9NMOS门电路（2）当输入Vi为低电平0V时，T1截止，T2导通。所以输出电压为VOH=VDD-VT=8V，即输出为高电平。所以电路实现了非逻辑。2．NMOS门电路（1）与非门（2）或非门2.2TTL逻辑门2.2.1

BJT的开关特性2.2.2

基本BJT反相器的动态特性2.2.3

TTL反相器的基本电路2.2.4

TTL逻辑门电路2.2.5

集电极开路门和三态门2.2.6

BiMOS门电路2.2.7

改进型TTL电路（抗饱和TTL电路）2.2TTL逻辑门2.2.1

BJT的开关特性iB

0，iC

0，vO＝VCE≈VCC，c、e极之间近似于开路,vI=0V时:iB

0，iC

0，vO＝VCE≈0.2V，c、e极之间近似于短路,vI=5V时:iC＝ICS≈很小，约为数百欧，相当于开关闭合可变

很大，约为数百千欧，相当于开关断开c、e间等效内阻VCES≈0.2~0.3VVCE＝VCC－iCRcVCEO≈VCC管压降

且不随iB增加而增加ic

≈

iBiC≈0集电极电流

发射结和集电结均为正偏

发射结正偏，集电结反偏

发射结和集电结均为反偏偏置情况工作特点iB>iB≈0条件饱和放大截止工作状态BJT的开关条件0<iB<2.BJT的开关时间从截止到导通开通时间ton(=td+tr)从导通到截止关闭时间toff(=ts+tf)BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。

CL的充、放电过程均需经历一定的时间，必然会增加输出电压

O波形的上升时间和下降时间，导致基本的BJT反相器的开关速度不高。2.2.2基本BJT反相器的动态性能若带电容负载故需设计有较快开关速度的实用型TTL门电路。

输出级T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

负载

Re2

1KW

VCC(5V)

输入级

中间级输出级

2.2.3TTL反相器的基本电路1.电路组成输入级T1和电阻Rb1组成。用于提高电路的开关速度2.TTL反相器的工作原理（逻辑关系、性能改善）

（1）当输入为低电平（

I

=0.2V）T1深度饱和截止导通导通截止饱和低电平T4D4T3T2T1输入高电平输出T2、

T3截止，T4、D导通（2）当输入为高电平（

I=3.6V）T2、T3饱和导通T1:倒置的放大状态。T4和D截止。使输出为低电平.vO=vC3=VCES3=0.2V输入A输出L0110逻辑真值表

逻辑表达式

L=A

饱和截止T4低电平截止截止饱和倒置工作高电平高电平导通导通截止饱和低电平输出D4T3T2T1输入（3）采用输入级以提高工作速度

当TTL反相器

I由3.6V变0.2V的瞬间

T2、T3管的状态变化滞后于T1管，仍处于导通状态。T1管Je正偏、Jc反偏，T1工作在放大状态。T1管射极电流（1+

1）

iB1很快地从T2的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。（4）采用推拉式输出级以提高开关速度和带负载能力当

O=0.2V时当输出为低电平时，T4截止，T3饱和导通，其饱和电流全部用来驱动负载a)带负载能力当

O=3.6V时

O由低到高电平跳变的瞬间，CL充电，其时间常数很小使输出波形上升沿陡直。而当

O由高变低后，CL很快放电，输出波形的下降沿也很好。T3截止，T4组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。输出端接负载电容CL时，b)输出级对提高开关速度的作用1.TTL与非门电路多发射极BJT

T1e

e

bc

eeb

cA&

BAL=B2.2.4

TTL逻辑门电路TTL与非门电路的工作原理

任一输入端为低电平时:TTL与非门各级工作状态

IT1T2T4T5

O输入全为高电平(3.6V)倒置使用的放大状态饱和截止饱和低电平（0.2V）输入有低电平(0.2V)深饱和截止放大截止高电平（3.6V）当全部输入端为高电平时：

输出低电平

输出高电平2.TTL或非门

若A、B中有一个为高电平:若A、B均为低电平:T2A和T2B均将截止，T3截止。T4和D饱和，输出为高电平。T2A或T2B将饱和，T3饱和，T4截止，输出为低电平。逻辑表达式vOHvOL输出为低电平的逻辑门输出级的损坏2.2.5集电极开路门和三态门电路1.集电极开路门电路a）集电极开路与非门电路b）使用时的外电路连接C）逻辑功能L=ABOC门输出端连接实现线与VCC2.三态与非门(TSL)

当CS=3.6V时CS数据输入端输出端LAB10010111011100三态与非门真值表当CS=0.2V时CS数据输入端输出端LAB10010111