《半导体器件物理实验教程》课件 10 数字集成电路单元的工艺流程设计

数字集成电路单元的工艺流程设计实验V1.0.9实验目录实验目的01实验原理实验设备及器材实验内容实验注意事项实验步骤思考题实验背景02030405060708V1.0.9数字集成电路产品应用领域十分广泛，数字集成电路的设计技术已经成熟。集成电路反向设计是一种重要的集成电路设计方法，数字集成电路版图的反向提取是数字集成电路反向设计方法中的重要关键环节之一。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.9现代IC产业的市场竞争十分激烈，所有产品都是日新月异，使得各IC设计公司必须不断研发新产品，维持自身企业的竞争力。IC设计公司常常要根据市场需求进入一个全然陌生的应用和技术领域，这是一件高风险的投资行为。并且及时了解同类竞争对手芯片的成本和技术优势成为必然的工作。如果让工程师在最短的时间以最有效率的方式设计电路才是最难解决的问题，逆向工程看来是其中一个解决方案。逆向工程能将整颗IC从封装，制成到线路布局，使用将内部结构，尺寸，材料，制成与步骤一一还原，并能通过电路提取将电路布局还原成电路设计。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.91、掌握对CMOS数字集成电路单元版图进行电路的反向提取、绘制整理和功能分析等。2、提高对半导体器件和数字集成电路版图的认知能力和对电路整理与结构优化技能。3、加强对数字集成电路反向设计思想的理解，能够灵活运用所学“半导体物理”、“场效应器件物理”、“数字集成电路设计”和“集成电路制造技术”等理论知识的能力。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.9一、CMOS工艺简介在现代集成电路工艺技术中，CMOS工艺技术占据重要位置，得到了广泛的应用。P型衬底N阱CMOS工艺的主要工艺技术包括有：氧化技术、光刻技术、刻蚀技术、离子注入技术和淀积技术等。各种工艺技术多次出现，达到了对半导体器件和集成电路图形的逐一加工处理。最终形成了图形化的半导体器件和集成电路。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.9氧化技术用于生长氧化层，包括干氧、湿氧等主要方法，氧化层主要作用有：栅绝缘介质、杂质掩蔽和隔离保护等。光刻技术是通过紫外光或电子束对涂有光刻胶的衬底进行照射，利用光刻胶在光照前后溶解性的变化，实现光刻掩膜版到衬底上的图形转移，为后续加工工艺开设窗口。刻蚀技术是采用化学或物理的方法对一定区域的材料进行腐蚀的技术，是实现对多余材质进行去除的一项技术。离子注入是通过加速杂质离子并将杂质离子打入靶材料的一种掺杂技术。可以实现P型和N型杂质的掺入。淀积技术是通过物理化学方法在基片上生长材料的一种技术。可以实现多晶硅栅材料的生长等。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题

目前主要的CMOS工艺分为P阱工艺、N阱工艺和双阱工艺三种。不同工艺下的器件剖面图如左图所示，其中最为常用的是N阱工艺。双阱工艺P阱工艺N阱工艺V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题1、掩膜1：N阱光刻

N阱工艺需经历7次光刻，具体的工艺流程如左图所示：V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题2、掩膜2：光刻有源区

N阱工艺需经历7次光刻，具体的工艺流程如左图所示：其中，有源区即为NMOS、PMOS晶体管形成的区域。V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题3、掩膜3：光刻多晶硅

N阱工艺需经历7次光刻，具体的工艺流程如左图所示：V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题4、掩膜4：N+区光刻

N阱工艺需经历7次光刻，具体的工艺流程如左图所示：V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题5、掩膜5：P+区光刻

N阱工艺需经历7次光刻，具体的工艺流程如左图所示：V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题6、掩膜6：光刻接触孔

N阱工艺需经历7次光刻，具体的工艺流程如左图所示：V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题7、掩膜7：光刻铝线

N阱工艺需经历7次光刻，具体的工艺流程如左图所示：V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题二、MOS晶体管认知在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中，其中NMOS和PMOS结构如左图所示。在数字集成电路版图中，NMOS管阵列和PMOS管阵列一般分别制作在不同的区域。场效应晶体管结构图NMOS晶体管PMOS晶体管V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题左图给出了NMOS管和PMOS管的版图。可以看出，确定MOS管的类别主要是通过观察N阱区域，阱内则为PMOS管，阱外则为NMOS管。场效应晶体管版图NMOS晶体管PMOS晶体管V1.0.9在确认了NMOS、PMOS晶体管后，根据MOS晶体管源极、漏极的含义可以确定出电源电位的高低。MOS晶体管源极可以理解为“载流子的来处”，漏极可以理解为“载流子的去处”，NMOS源极一定接在较低电位，PMOS晶体管源极一定接在较高电位，这样可以确认各晶体管的源漏极。栅极为器件的输入，漏极为器件的输出。通过上述信息就可以画出电路的结构图。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.9

此外，值得注意的是，在标准反相器中，PMOS管的有源区面积往往大于NMOS管，这是由于PMOS管中参与导电的载流子为空穴，而NMOS管中参与导电的载流子为电子，电子的迁移率高于空穴的迁移率，为了使得NMOS管和PMOS管在电路中的开关速度近似，则将PMOS管的宽长比增大，以平衡空穴迁移率低带来的开关速度降低的问题。这也可以作为在版图中区分NMOS和PMOS的一种方法。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题在CMOS电路中，每个NMOS晶体管都有一个对应的PMOS晶体管。这种互补结构使得在稳态时只有一个晶体管导通，从而实现低功耗。CMOS反相器是CMOS电路的基本构成单元，其主体结构就是一个CMOS结构，由p沟道增强型MOSFET和n沟道增强型MOSFET所构成的互补型电路，其电路结构如左图所示。CMOS反相器电路结构图V1.0.9三、CMOS静态逻辑电路在CMOS反相器的基础上，通过晶体管的串并联就可以构成“与非”门静态电路。对CMOS电路而言，每个输入信号应同时加到一对PMOS管和NMOS管的栅极上，PMOS管和NMOS管应成对并以互补的形式连接。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题

CMOS与非门的逻辑符号如左图所示，其真值表如左表所示。CMOS与非门逻辑符号CMOS与非门真值表V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题

根据真值表可得出电路所需要实现的功能，进而设计出其电路模型。如左图所示，T1、T3为两个并联的PMOS，T2、T4为两个串联的NMOS。该电路可实现如下功能：当A，B有一个为“0”时，T2，T4至少有一个截止，T1，T3至少有一个导通，此时Y=1；当A，B同时为“1”时，T2，T4同时导通，T1，T3同时截至，此时Y=0。CMOS与非门电路模型V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题

CMOS或非门的逻辑符号如左图所示，其真值表如左表所示。CMOS或非门逻辑符号CMOS或非门真值表V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题根据真值表可得出电路所需要实现的功能，进而设计出其电路模型。如左图所示，T1、T3为两个串联的PMOS，T2、T4为两个联的NMOS。该电路可实现如下功能：当A，B有一个为“1”时，T2，T4至少有一个导通，T1，T3至少有一个截止，此时Y=0；当A，B同时为“0”时，T2，T4同时截止，T1，T3同时导通，此时Y=1。CMOS或非门电路模型V1.0.9四、版图与电路设计的关系版图（Layout）是集成电路设计的最终物理实现形式，它描述了各个电子元件在芯片上的位置以及它们之间的连接关系。电路设计（CircuitDesign）则是对电路功能和逻辑的抽象描述，通常以电路图或网表的形式存在。版图是电路设计的物理体现，两者之间存在一一对应的关系。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题电路版图版图V1.0.91、完成给定的P衬底N阱CMOS工艺条件下，各数字集成电路单元版图的电路反向提取、整理。2、对各数字集成电路单元进行功能分析，写出电路的布尔代数表达式，并给出电路的真值表。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.91、明确区分不同的图层（如多晶硅层、扩散层、金属层、接触孔层等），避免混淆。2、逐层进行分析，确保每个层次的信息准确无误。实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题

一、初步观察版图结构本次实验所采用的工艺为P型衬底N阱CMOS工艺。版图中每一层所代表的含义如左图所示。版图中各层所代表的含义V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题

需要进行反向设计的版图如左图所示。通过识别版图中的不同图层（如多晶硅层、扩散层、金属层、接触孔层等），了解整体的电路布局，进而分析其电路功能。电路单元版图V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题

二、电路单元1的功能分析电路单元1的版图如左图所示。根据版图分析并绘制其原理图。根据所绘制的原理图，分析其逻辑功能，并给出电路逻辑表达式和真值表。电路单元1版图V1.0.9实验背景>实验目的>实验原理>设备及器材>实验内容>注意事项>实验步骤>思考题

三、电路单元