半导体制造常用英语词汇大全

半导体制造常用英语词汇大全半导体制造作为支撑集成电路产业发展的核心环节，涉及光刻、蚀刻、薄膜沉积、掺杂等多类精密工艺，专业术语体系庞杂且专业性极强。掌握核心英语词汇，是技术交流、文献研读、设备运维及工艺开发的基础。本文围绕半导体制造全流程，梳理各环节高频专业词汇，为从业者及学习者提供实用参考。一、晶圆制造（WaferFabrication）核心术语晶圆制造是半导体制造的基础环节，涵盖从裸晶圆处理到芯片裸片（Die）成型的全过程。Wafer：晶圆，半导体制造的基底材料，通常由硅（Silicon）等半导体材料制成，经切割、研磨、抛光后用于芯片制造。Die：芯片裸片，晶圆上经光刻、蚀刻等工艺形成的单个功能芯片单元，封装前的芯片核心部分。Reticle（Mask）：掩模版（光罩），承载芯片电路图案的石英基板，光刻过程中通过其将图案转移至晶圆表面。EdgeRing：边缘环，晶圆台（WaferStage）上的环形部件，用于固定晶圆并优化等离子体均匀性（多见于蚀刻、沉积设备）。WaferSorting：晶圆分选，对晶圆上的每个Die进行初步电学测试，筛选出合格裸片的工序。二、光刻（Photolithography）工艺术语光刻是“将电路图案转移至晶圆”的核心工艺，精度直接决定芯片制程水平。Photoresist（PR）：光刻胶，一种对光敏感的化学材料，涂覆于晶圆表面后，经曝光、显影可形成临时电路图案。Stepper/Scanner：步进/扫描光刻机，光刻设备的核心类型：Stepper为“步进式”，逐场曝光；Scanner为“扫描式”，通过扫描方式实现大尺寸晶圆的高分辨率曝光。Alignment：对准，光刻过程中确保掩模版图案与晶圆上已有图案（或晶圆坐标系）精准重合的工序，精度以nm（纳米）计。ExposureDose：曝光剂量，光刻过程中照射到光刻胶上的光能量（通常以mJ/cm²为单位），直接影响图案分辨率与线宽。Develop：显影，通过化学溶液溶解曝光（或未曝光）的光刻胶，使掩模版图案转移至光刻胶层的工序。三、蚀刻（Etching）工艺术语蚀刻是“去除晶圆表面多余材料”的工艺，分为干法、湿法两类，精度需匹配光刻图案。DryEtching：干法蚀刻，利用等离子体（Plasma）或反应气体与材料发生化学反应/物理轰击，实现材料去除的工艺，常用于精细图案蚀刻（如栅极、互连层）。WetEtching：湿法蚀刻，通过化学溶液（如酸、碱）与材料发生化学反应实现去除的工艺，多用于大尺寸、低精度的材料剥离（如晶圆减薄、氧化层去除）。PlasmaEtching：等离子体蚀刻，干法蚀刻的主流方式，通过射频（RF）电源激发反应气体产生等离子体，利用活性基团或离子轰击实现材料去除。EtchRate：蚀刻速率，单位时间内被蚀刻材料的厚度（通常以Å/min或nm/min为单位），反映蚀刻工艺的效率。Selectivity：蚀刻选择性，蚀刻过程中“目标材料”与“非目标材料”的蚀刻速率比（如Si对SiO₂的选择性），决定工艺的精准度。四、薄膜沉积（ThinFilmDeposition）术语薄膜沉积是“在晶圆表面生长/沉积功能层”的工艺，涵盖绝缘层、导电层、金属层等。CVD（ChemicalVaporDeposition）：化学气相沉积，通过气态前驱体（Precursor）在高温或等离子体环境下发生化学反应，在晶圆表面沉积薄膜的工艺（如SiO₂、Si₃N₄、多晶硅沉积）。PVD（PhysicalVaporDeposition）：物理气相沉积，通过物理过程（如蒸发、溅射）使材料原子/分子转移至晶圆表面形成薄膜的工艺（如金属Al、Cu、TiN的沉积）。ALD（AtomicLayerDeposition）：原子层沉积，通过前驱体交替吸附、反应，实现单原子层精度的薄膜沉积，多用于高介电常数（High-k）材料、超薄绝缘层的制备。DielectricFilm：介质膜，具有绝缘特性的薄膜（如SiO₂、Si₃N₄），用于隔离电路、电容结构等。MetalFilm：金属膜，具有导电特性的薄膜（如Al、Cu、W），用于构建芯片的互连线路、电极等。五、掺杂（Doping）工艺术语掺杂是“向半导体材料中引入杂质原子，调控电学特性”的工艺，分为离子注入与扩散两类。IonImplantation：离子注入，通过高能离子束（如B⁺、P⁺、As⁺）将杂质原子注入晶圆，精准调控掺杂浓度与深度的工艺。Diffusion：扩散，通过高温热过程使杂质原子从高浓度区域向低浓度区域扩散的工艺，传统掺杂方式，精度低于离子注入。Dopant：掺杂剂，用于改变半导体电学特性的杂质原子（如B、P、As，分别对应p型、n型掺杂）。Annealing：退火，掺杂后通过高温（或激光）处理，修复晶圆晶格损伤、激活掺杂原子的工艺（如RTA——快速热退火）。SheetResistance：方块电阻，衡量掺杂层导电能力的参数（单位为Ω/□），与掺杂浓度、厚度直接相关。六、化学机械研磨（CMP,ChemicalMechanicalPlanarization）术语CMP是“通过化学腐蚀+机械研磨，实现晶圆表面全局平坦化”的工艺，是多层互连工艺的关键。Slurry：研磨液，包含磨料（如SiO₂、Al₂O₃颗粒）与化学腐蚀剂的混合液，在研磨过程中同时实现化学腐蚀与机械研磨。Pad：研磨垫，安装于研磨盘上的弹性材料（如聚氨酯），提供研磨时的机械压力与磨料传输通道。Planarization：平坦化，通过CMP去除晶圆表面的“高低差”（如金属层的台阶、介质层的凸起），为后续工艺提供平整基底。Dishing：碟形凹陷，CMP过程中金属层（如Cu）因研磨速率不均导致的局部凹陷，需通过工艺优化降低。Erosion：侵蚀，CMP过程中介质层（如SiO₂）因过度研磨导致的厚度损失，与研磨选择性、压力控制相关。七、封装与测试（Packaging&Testing）术语封装是“保护芯片、实现电气连接”的环节，测试则用于筛选合格产品、验证性能。FlipChip：倒装芯片，将芯片裸片（Die）倒扣，通过凸点（Bump）直接与封装基板连接的封装技术，具有短互连、高集成度的特点。WireBonding：引线键合，通过金属丝（如Au、Al丝）将芯片的焊盘（Pad）与封装引脚（Lead）连接的封装技术，传统且成熟的互连方式。FT（FunctionalTest）：功能测试，对芯片的电学功能（如逻辑运算、信号传输）进行测试，验证是否符合设计要求。VT（VoltageTest）：电压测试，检测芯片各引脚的电压特性（如漏电流、击穿电压），评估可靠性的基础测试。Burn-inTest：老化测试，将芯片置于高温、高电压环境下运行，筛选出早期失效的产品，提升批量可靠性。八、设备与材料（Equipment&Materials）术语半导体制造依赖高精度设备与特殊材料，以下为核心术语：Chamber：反应腔，设备中用于容纳晶圆、进行工艺（如蚀刻、沉积、退火）的密闭空间，需严格控制温度、压力、气体环境。PhotoresistRemover：光刻胶去除剂，用于去除晶圆表面光刻胶的化学溶液（如有机溶液、碱性溶液），分为干法（等离子体灰化）与湿法两类。Carrier：晶圆载具，用于承载、传输晶圆的器具（如FOUP——前端开盒式载具、晶舟——Boat），确保晶圆在洁净环境下流转。ProcessGas：工艺气体，参与半导体工艺的气体（如SiH₄、NH₃、O₂、CF₄），需超高纯度以避免污染。九、质量与检测（Quality&Inspection）术语质量与检测贯穿半导体制造全流程，确保产品良率与可靠性。Yield：良率，合格产品数量与总投入数量的比值（如晶圆良率、芯片良率），是衡量制造水平的核心指标。Defect：缺陷，晶圆或芯片上不符合设计要求的物理/电学异常（如颗粒污染、短路、开路），需通过检测识别并管控。AOI（AutomatedOpticalInspection）：自动光学检测，利用光学系统对晶圆/芯片表面进行成像，通过算法识别缺陷的检测技术，多用于表面缺陷检测。SEM（ScanningElectronMicroscope）：扫描电子显微镜，通过电子束扫描样品表面，获取高分辨率形貌图像的检测设备，用于分析缺陷、测量线宽（CD——CriticalDimension）。CDMeasurement：线宽测量，对光刻/蚀刻后图案的关键尺寸（如栅极长度、互连宽度）进行测量，验证工艺精度是否符合设计要求。ParticleCount：颗粒计数，对晶圆表面或工艺环