澜起科技-市场前景及投资研究报告：内存互连芯片需求价值双增Retimer芯片CXL未来可期

证券研究报告半导体2025年11月19日澜起科技(688008.SH)深度报告内存互连芯片需求+价值双增，Retimer芯片全球前二供应商，CXL布局未来可期评级：买入(首次覆盖)最近一年走势市场数据2025/11/18120.90当前价格（元）52周价格区间（元）总市值（百万）流通市值（百万）总股本（万股）流通股本（万股）日均成交额（百万）近一月换手（%）澜起科技沪深300152%117%82%61.80-169.90138,448.80138,448.80114,515.13114,515.132,740.6247%12%31.48-23%2024/11/182025/01/182025/03/182025/05/182025/07/182025/09/182025/11/18相对沪深300表现表现1M3M12M澜起科技沪深300-12.3%1.2%32.0%7.8%83.8%15.6%2核心提要u

AI时代内存互连芯片龙头，高性能运力芯片持续增长。公司深耕行业二十载，经历内存产品从DDR2至DDR5时代迭代，在DDR5子代迭代中持续保持领先地位。AI算力需求增长，公司全面布局高性能“运力”芯片，其中PCIeRetimer、MRCD/MDB及CKD芯片均已实现规模出货。公司2025前三季度延续高位增长趋势，实现营业收入6.33亿元，同比增长57.83%，归属母公司股东的净利润16.32亿元，同比增长66.89%，主要受益于AI产业趋势，行业需求旺盛，前三季度公司互连类芯片出货量显著增加所致。u

内存互连芯片：DDR5技术迭代加速市场渗透，AI时代技术迭代推动需求量+价值量双维度增长。根据弗若斯特沙利文，全球AI服务器出货量从2020年的50万台激增至2024年的200万台，年均复合增长率为45.2%；展望未来，其出货量将进一步从2025年的250万台增长至2030年的650万台，年均复合增长率为21.2%。DDR4的生命周期覆盖2013年至2025年，DDR5的生命周期预计将从2021年延续至2030年，DDR4经历四个子代迭代，每个子代的迭代周期约18-24个月；而DDR5预计有六个子代，当前子代迭代周期已逐步缩短至12-18个月，较DDR4世代明显提速，通常情况下，新子代产品的起始销售价格会更高，随着新子代产品占比提升，对产品线毛利率水平产生积极影响。竞争格局方面，全球内存接口芯片核心供应商呈现出三足鼎立之势，分别为澜起科技、Rambus、IDT，根据弗若斯特沙利文，2024年澜起科技在全球内存互连芯片市场份额达到36.8%。u

PCIe/CXL互连芯片：Retimer芯片世界第二，CXL池化技术未来可期。PCIe速率带宽提升，Retimer芯片补偿CPU和终端设备连接中的信号损耗。弗若斯特沙利文预计PCIeRetimer市场规模从2022年的69.9百万美元快速增长至2030年的1890.2百万美元。PCIeRetimer芯片2024年呈现出极高的市场集中度，澜起科技占据10.9%的市场份额排名第二，第一是AsterLabs占据86%的市场份额。2025年第三季度，公司推出基于CXL3.1内存扩展控制器（MXC）芯片，并已开始向主要客户送样测试。u

投资建议：我们预计公司2025-2027年分别实现营业收入58.12/72.56/94.25亿元，同比+60%/+25%/+30%；归母净利润22.78/30.91/41.18亿元，同比+61%/+36%/+33%，EPS为1.99/2.70/3.60元，对应PE分别为60.76/44.80/33.62X。我们认为公司有望受益于内存互连芯片的增长和MRCD/MDB等高速互连芯片新产品的规模化生产。首次覆盖，给予“买入”评级。u

风险提示：产品研发风险、人才流失风险、技术泄密风险、客户集中风险、汇兑损益风险、全球贸易摩擦风险、政策风险3预测指标预测指标2024A3639592025E5812602026E7256252027E942530营业收入（百万元）增长率(%)归母净利润（百万元）增长率(%)摊薄每股收益（元）ROE(%)14122132278613091364118331.23121.99182.70213.6023P/E54.326.8221.3657.1760.7610.9023.8257.2344.809.2219.0838.4233.627.6514.6928.37P/BP/SEV/EBITDA资料：Wind资讯、国海证券研究所4目录u

第一章

公司概览：全球互连芯片业务龙头u

第二章

内存互连芯片：AI时代服务器需求增加，技术迭代推动需求量+价值量双维度增长u

第三章

PCIe/CXL互连芯片：Retimer芯片世界第二，CXL池化技术未来可期u

第四章

盈利预测与风险提示测与风险提示5一、概览：AI时代内存互连芯片龙头，高性能运力芯片持续增长61.1公司拥有互连类芯片和津逮服务器平台两大产品线u

澜起科技成立于2004年，是国际领先的数据处理及互连芯片设计公司，致力于为云计算和数据中心领域提供高性能、低功耗的芯片解决方案。作为首批上市企业，澜起科技于2019年7月登陆上海证券交易所。公司总部设在上海，并在昆山、北京、西安、澳门及美国、韩国等地设有分支机构。u

公司目前有两大产品线：互连类芯片产品线及津逮服务器平台产品线。公司的互连类芯片主要包括内存接口芯片（包括RCD及DB）、内存模组配套芯片（包括SPD、PMIC及TS）、高性能运力芯片解决方案（包括MRCD及MDB芯片、CKD芯片、PCIeRetimer及CXLMXC）及时钟芯片。公司的津逮服务器平台主要由津逮CPU及数据保护和可信计算加速芯片组成。按技术类别区分，高速互连芯片主要分为三大类：内存互连芯片、PCIe/CXL互连芯片和网及光互连芯片等。其中，内存互连芯片包括内存接口及模组配套芯片，主要用于提升内存数据访问的速度及可靠性。高速互连芯片是支撑数据中心、服务器及计算机实现高速数据交互的必备芯片，主要解决智能算力系统持续升级背景下各类数据传输的瓶颈。高速互连芯片适配多种标准化通信协议，通过信号处理、架构优化等方式，保障数据在各系统间高效、可靠传输。图：澜起科技互连类芯片与津逮服务器平台示意图7资料：澜起科技港股招股说明书1.2公司一代创始人掌舵，发展进程足履实地，股权结构分散杨崇和博士于2004年与StephenTai先生共同创立了澜起科技，任公司董事长兼首席执行官、首席科学家。杨博士于1990年至1994年在美国国家半导体等公司从事芯片设计研发工作；于1994年至1996年任上海贝岭新产品研发部负责人。1997年，杨博士与同仁共同创建了新涛科技，该公司于2001年与IDT公司成功合并。杨博士于2010年当选美国电气和电子工程师协会会士（IEEEFellow），并于2022年晋升为IEEE终身会士（IEEELifeFellow）。杨博士毕业于美国俄勒冈州立大学，获电子与计算机工程学硕士及博士学位。图：截止2025年三季报澜起科技股权架构示意图u中国工商银行股份有限公司-易方达香港中央结算有限公司中国电子投资控股有限公司珠海融英投资合伙企业(有限合伙)WLTPartners,L.P.上证50成份交易型开放式指数证券投资基金12.66%5.06%4.31%3.93%3.42%uStephenTai先生自2004年澜起科技创立至今任公司董事兼总经理。StephenTai先生拥有30年的半导体架构、设计和工程管理经验。1994年至1995年曾任SigmaxTechnology公司资深设计工程师；1995年至2003年参与创建了Marvell科技集团并担任该公司的工程研发总监。StephenTai先生毕业于美国约翰霍普金斯大学，获电子与计算机工程学士学位；之后在美国斯坦福大学获电子工程学硕士学位。澜起科技股份有限公司图：澜起科技发展历程示意图u澜起科技股权结构分散，无实控人。截至公司2025年三季报，公司最大股东为香港中央结算有限公司，持有144,982,812股，占总股本比例12.66%，第二大股东中国电子投资控股有限公司，持有57,894,297股占流通A股比例5.06%，公司无实控人的治理模式有效避免了单一股东对于公司的过度影响，充分发挥了资本市场的股权优势。8资料：澜起科技港股招股说明书、iFinD、国海证券研究所1.3公司盈利能力强劲，持续投入研发，期间费用率稳定u2025年前三季度公司营业收入和归母净利润高速增长。公司营业收入由2018年的17.58亿元增长至2024年的36.39亿元，年复合增速13%；归母净利润由2018年的7.37亿元增长至2024年的14.12亿元，年复合增速11%。2025年前三季度实现营业收入40.58亿元，同比增长57.83%，归母净利润16.32亿元，同比增长66.89%，主要系公司互连类芯片出货量显著增加，推动公司经营业绩较上年同期实现大幅增长。第三季度，受益于AI产业趋势，行业需求旺盛，公司实现营业收入14.24亿元，同比增长57.22%；实现归属于母公司所有者的净利润4.73亿元，同比增长22.94%；实现剔除股份支付费用后归属于母公司所有者的净利润8.11亿元，同比增长105.78%，环比增长10.96%。图：2020-2025年前三季度公司期间费用率情况（%）35%30%25%20%15%10%5%29.83%20.98%16.44%10.29%4.35%15.34%14.44%14.58%13.14%7.76%2.99%7.57%3.94%5.51%2.35%5.39%2.64%2.02%0%公司具备高效的经营管理体系，2025年前三季度整体费用率相比2020年全年有所下降。2020年至2025年前三季度，公司财务费用率由-3.07%下降至-4.94%；销售费用率由4.35%下降至2.02%；管理费用率由10.29%上升至14.58%。研发费用率维持高位，2025年前三季度达13.14%。-5%-10%2020-3.07%20212022-2.21%20232024-6.61%2025年三季报u-3.26%-4.94%-7.89%销售费用率管理费用率财务费用率研发费用率图：2018-2025年前三季度公司营业收入和同比（亿元，%）图：2018-2025年前三季度公司归母净利润和同比（亿元，%）4540353025201510580%60%40.581816141210816.32250%200%150%213.10%36.7243.33%22.8636.3914.1243.19%17.5857.83%12.9940.49%25.6259.20%40%20%0%11.04112.41%7.3766.89%9.33100%8.2917.38-1.13%18.244.94%56.71%4.5126.60%50%618.31%-20%-40%-60%0%4-24.88%-37.76%-50%-100%2-65.30%202400201820192020202120222023yoy2025三季报201820192020202120222023yoy20242025三季报归母净利润（亿元）营业收入（亿元）9资料：iFinD、国海证券研究所1.3公司客户结构与产品结构稳定，各产品毛利率稳步上升图：2020-2025H1公司各产品毛利率情况（%）u

公司产品结构以互连类芯片方向为主。公司互连类芯片业务由2020年的17.94亿元上升至2024年的33.49亿元，2025年前三季度达38.32亿元；毛利率由2022年58.72%上升至2025H1的64.34%。公司津逮服务器业务收入由2020年的0.3亿元上升至2024年2.8亿元，2025年前三季度达2.18亿元；毛利率由2020年的14.83%下降至2025H1的3.86%。80%70%60%50%40%30%20%10%0%73.22%66.72%64.34%37.15%62.66%32.91%61.36%30.65%58.72%14.83%2020u

公司大客户结构稳定，产品类型以互连类芯片为主，2024年公司前五大客户收入占总收入比例分别为76.7%，2025Q1这一比例上升至80.1%，其中客户A、B、C合作时间均超过10年，体现出公司稳定的大客户资源。10.22%202110.54%20224.01%20234.75%20243.86%2025H1互连类芯片津逮服务器平台其他业务图：2020-2025年前三季度公司各产品收入情况（亿元）表：公司2024和2025Q1前五大客户各产品销售情况排名客户销售类型开始业务关系年份收入（千元）

占总收入比例（%）45.000.082.182025Q140.0035.0030.0025.0020.0015.0010.005.000.102.800.019.371客户B客户D客户G客户A客户C互连类芯片2012年2019年2022年2006年2012年398,635169,490139,518138,691133,69732.6%13.9%11.4%11.3%10.9%2互连类芯片0.080.943互连类芯片8.454互连类芯片和津逮服务平台互连类芯片0.3038.3233.49527.35202221.852024年17.9417.1720211客户B客户C客户D客户A客户G互连类芯片2012年2012年2018年2006年2022年833,394653,627651,463432,362219,80822.9%18.0%17.9%11.9%6.0%2345互连类芯片0.002020202320242025年三季报互连类芯片互连类芯片和津逮服务平台互连类芯片互连类芯片

津逮服务器平台

其他业务10资料：澜起科技港股招股说明书、iFinD、国海证券研究所1.3公司积极开展股权激励，拟港股上市融资提高竞争力表：公司股权激励情况u

公司积极开展股权激励，调用员工和高管积极性。其中，股权激励时间

股权激励内容2024年9月向非高管首次授予限制性股票总计为3,632,800股，

2019年11月价格每股26.60元；向高管授予的限制性股票总量为授予的限制性股票总量为16,500,000股，其中首次授予13,500,000股，预留授予3,000,000股；该计划的授予价格为每股人民币25.00元。激励对象为贵集团的董事、高级管理人员、核心技术人员等。11,400,000股，授予价格为每股人民币46.50元，同时以行权价格每股人民币46.50元授予11,400,000份股票增值权。2022年6月授予的限制性股票总计为3,250,000股，其中首次授予2,600,000股，预留授予650,000股。该计划的授予价格为每股人民币30.00元。激励对象为激励计划公布时贵集团董事会认为必要的激励对象，不包括贵公司董事、高级管理人员和核心技术人员。2023年6月授予的限制性股票总量为1,973,000股，其中首次授予1,578,700股，预留授予394,300股。该计划的授予价格为每股人民币20.00元。激励对象为激励计划公布时贵集团董事会认为必要的激励对象，不包括贵公司董事、高级管理人员和核心技术人员。u

公司于2025年7月11日发布公告：拟于港股上市融资，融资主要用于投资互连类芯片领域技术创新；提高商业化能力全球范围扩充销售途径；寻找潜在的战略投资和收购，已帮助关键技术的突破和产品组合的扩展。2024年9月（非高管）首次授予的限制性股票总计为3,632,800股；该计划的授予价格为每股人民币26.60元。激励对象为激励计划公布时贵集团董事会认为必要的激励对象，不包括贵公司董事、高级管理人员和核心技术人员。2024年9月（高管）授予的限制性股票总量为11,400,000股，授予价格为每股人民币46.50元，同时以行权价格每股人民币46.50元授予11,400,000份股票增值权。激励对象为公司董事、高级管理人员及核心技术人员。表：公司港股上市融资用途和内容介绍用途具体内容将用于未来五年投资于研发团队，进一步吸引并挽留行业资深的芯片研发人员。我们相信，研发团队的稳固和扩充将有助于我们：(a)持续推进内存互连解决方案的开发，包括DDR5内存接口芯片的迭代升级和DDR6内存接口芯片的开发、MRCD/MDB及CKD芯片等新一代产品的研发等，以巩固我们在内存互连领域的技术领导地位；及(b)加强SerDes等核心底层技术的研发，并以此为基础加速拓展PCIe/CXL、案交付。网及光互连领域产品布局，从而实现全面覆盖并提供前沿解决方投资互连类芯片领域前沿技术的研发创新用于为我们互连类芯片解决方案的研发进行工程流片、样品制备、研发工具采购及相关费用，确保我们的研发项目能够高效推进。通过系统地满足我们在芯片设计、验证及测试等全研发流程环节的多元化资源需求，持续推动技术创新并提升产品竞争力。提高商业化能力战略投资和收购公司计划将投资于：(i)在全球范围内挽留和招募销售、营销人员及现场应用工程师(FAE)，进一步深化与CSP、服务器OEM/ODM厂商、CPU/GPU厂商、DRAM厂商的战略合作关系；(ii)策划并实施营销活动并积极参与行业展会及论坛，精准把握市场前沿动态，从而全面提升市场竞争力与品牌影响力。在境内外寻找与我们的业务展现协同效应或互补的潜在投资和收购机会，包括但不限于半导体产业链公司等，旨在实现我们在互连类芯片领域的国际领先地位。具体而言，潜在标的应具有以下特质之一：(i)拥有能增强我们技术版图的关键技术能力；或(ii)能够帮助我们扩展产品组合，实现业务的持续增长。11资料：澜起科技港股招股说明书、国海证券研究所二、内存互连芯片：DDR5技术迭代加速市场渗透，AI时代技术迭代推动需求量+价值量双维度增长122.1

内存互连芯片：包括内存接口芯片和模组配套芯片u

内存互连芯片主要应用于服务器领域，部份内存互连芯片亦应用于PC领域。其中，内存接口芯片是服务器内存模组（内存条）的核心逻辑器件，作为服务器CPU存取内存数据的必由通路，其主要作用是提升内存数据访问的速度及稳定性，满足服务器CPU对内存模组日益增长的高性能及大容量需求。内存接口芯片需与内存厂商生产的各种内存颗粒和内存模组进行配套，并通过服务器CPU、内存和OEM厂商针对其功能和性能（如稳定性、运行速度和功耗等）的全方位严格认证，才能进入大规模商用阶段。u

内存接口芯片按功能可分为两类：一是寄存时钟缓冲器（RCD，RegisteringClockDriver），用来缓冲来自内存控制器的地址、命令、时钟、控制信号；二是数据缓冲器（DB，DataBuffer），用来缓冲来自内存控制器或内存颗粒的数据信号。RCD与DB组成套片，可实现对地址、命令、时钟、控制信号和数据信号的全缓冲。仅采用了RCD芯片对地址、命令、时钟、控制信号进行缓冲的内存模组通常称为RDIMM（寄存双列直插内存模组），而采用了RCD和DB套片对地址、命令、时钟、控制信号及数据信号进行缓冲的内存模组称为LRDIMM（减载双列直插内存模组）。u

公司的内存接口芯片广泛应用于国际主流内存、服务器和云计算领域，并占据全球市场的重要份额。此外，根据JEDEC标准，DDR5内存模组上除了内存颗粒及内存接口芯片外，还需要三种配套芯片，分别是串行检测集线器（SPD）、温度传感器（TS）以及电源管理芯片（PMIC）。图：公司内存接口芯片（RCD/RB)主要用于服务器图：内存模组配套芯片（SPD/TS/PMIC)13资料：澜起科技公司公告、澜起科技港股招股说明书2.1

DDR是一种DRAM，公司产品随着内存速率提升持续迭代u双倍数据速率（DDR）是一种用于计算机和其他电子设备以提高性能的内存技术。DDR，又名DDRSDRAM（SynchronousDynamicRandomAccessMemory），代表同步动态随机存取存储器，这意味着内存与系统时钟同步，可以随机顺序访问任何内存位置。技术进步和创新需要更广泛、更快的内存来写入、存储和检索大量数据。uu根据澜起科技公告，DDR4的生命周期覆盖2013年至2025年，DDR5的生命周期预计将从2021年延续至2030年，DDR5是JEDEC标准定义的第5代双倍速率同步动态随机存取存储器标准。随着DDR5内存技术的成熟和商用，DDR5已经取代DDR4成为市场主流产品。根据Crucial公司的陈述，DDR4和DDR5之间的区别主要在于它们的速度、容量和效率。与DDR4相比，DDR5提供更高的数据传输速率，这意味着它可以以更快的速度处理更多数据，从而提高整体系统性能。在容量方面，DDR5模块还可以存储比DDR4模块更多的数据，从而允许要求更高的应用程序和更好的多任务处理能力。与DDR4相比，DDR5更节能，在更低的电压下运行。这不仅降低了功耗，还减少了产生的热量，有助于延长组件的使用寿命。公司产品跟随DDR内存接口代际变化而持续迭代。根据JEDEC公布的信息，DDR5内存接口芯片已经规划了六个子代，前五个子代产品支持速率分别是4800MT/s、5600MT/s、6400MT/s、7200MT/s、8000MT/s，最后一个子代支持速率预计将达到9200MT/，内存颗粒与。DDR5预计有六个子代，DDR5第二子代产品2024年出货已超过第一子代产品，第三子代在2025年快速上量，当前子代迭代周期已逐步缩短至12-18个月。表：各代际DDR芯片部分性能对比图：公司RCD产品持续迭代子代DRAM

DDRDDR2DDR3DDR4DDR5预提取1-Bit2-Bit4-Bit8-BitBitperBank

16-Bit数据速率（MT/S）100-166

266-400

533-800

1066-1600

2133-5100

3200-8000+传输速率（GB/S)0.8-1.3

2.1-3.2

4.2-6.4

8.5-14.917-25.6

38.4-51.2工作电压(V）3.32.5-2.61.81.35-1.51.2ꢀ1.114资料：Micronꢀcrucial官网、澜起科技公司公告、国海证券研究所2.1

RCD/DB：主要用于(L)RDIMM等内存模组，常见于服务器u

双列直插式内存模块(DIMM，DualInlineMemoryModule)是一种常见的计算机内存模块化硬件，是在单列直插存储器模块(singleinlinememorymodule,SIMM)的基础上发展起来的，SIMM提供32位数据通道，而DIMM则提供了64位的数据通道，用于台式机、笔记本电脑和服务器，并由单个印刷电路板上的多个随机存取存储器芯片(RAM，DynamicRandomAccessMemory)组成。通常所说的内存条，就是指DIMM系列内存模组。u

常见内存模组，还包括RDIMM(带存储器的双列直插式存储模块)，其包括用于优化时钟、命令和控制信号的寄存器，通过添加

8位奇偶校验信号，实现错误纠正；LRDIMM(低负载双列直插式存储模块)其包括用于优化时钟、命令和控制信号的寄存器通过放置数据缓冲区优化数据信号；UDIMM（无缓冲双列直插式存储模块）其无缓冲区和寄存器，延迟值更小；SODIMM（无缓冲小型双列直插式存储模块）。表：常见内存模组产品以及接口芯片和配套芯片使用情况介绍传见内存模组接口芯片1颗RCD配套芯片使用范围服务器产品示意图RDIMM（DDR5)1颗SPD、1颗PMIC、2颗TSLRDIMM（DDR5)1颗RCD、10颗DB1颗SPD、1颗PMIC、2颗TS服务器UDIMM（DDR5)SODIMM（DDR5)--1颗SPD、1颗PMIC1颗SPD、1颗PMIC台式机笔记本电脑15资料：三星半导体官网、澜起科技港股招股说明书、国海证券研究所2.1互连需求催生高性能运力芯片：MRCD/MDB/CKDu在AI时代，ScalingLaw强调数据生成的指数增长。该转变要求以数据为中心的基础设施能够在新异构系统架构中以越来越快的传输速率高质量管理前所未有的海量数据，并克服处理器速度及内存带宽之间的差异。此架构不再仅以CPU为中心，而是包括GPU及一系列配置日益复杂的互连设备。此外，其围绕三大支柱重塑了系统设计：算力、存力、运力，每个支柱在AI时代均发挥着至关重要的作用。在这三大支柱中，运力已成为系统功能的基石，实现不同组件之间的顺畅通信及协调。互连的重要性预计将继续增长，因为其可加强数据中心系统的效率、可靠性、低延迟及可扩展性。uu互连需要全面的解决方案，不仅要解决数据进出内存的问题，还要实现服务器内部、机架级服务器之间以及集群之间整个系统基础架构的顺畅通信。该需求推动了内存接口技术的持续发展，实现不同系统架构内高效及可扩展的数据传输。近年来，澜起科技深度参与相关国际标准组织与产业联盟的标准制定工作，并基于这些新标准研发出多款高性能运力芯片，包括MRCD/MDB、CKD等。根据JEDEC定义，当DDR5数据速率达到6400MT/s及以上时，客户端内存模组需引入专用的时钟驱动器（CKD，即“ClockDriver”）芯片，对时钟信号进行缓冲和重新驱动，以满足高速时钟信号的完整性和可靠性要求。MRCD/MDB芯片是服务器高带宽内存模组MRDIMM的核心逻辑器件。随着AI及大数据应用的发展以及相关技术的演进，服务器CPU的内核数量快速增加，对内存系统带宽的需求也日益迫切，以满足多核CPU中各个内核的数据吞吐要求，MRDIMM正是基于这种应用需求而开发的。MRDIMM的工作原理如下：MDB芯片用来缓冲来自内存控制器或DRAM内存颗粒的数据信号，在标准速率下，通过MDB芯片可以同时访问两个DRAM内存阵列（而传统RDIMM只能访问一个阵列），从而实现双倍带宽。MRCD则用来缓冲来自内存控制器的地址、命令、时钟、控制信号。MRDIMM的特点和优势包括：①使用常规的DRAM颗粒；②与现有DDR5生态系统有良好的适配性；③能够大幅提升内存模组的带宽。图：公司MRCD/MDB/PMIC产品示意图图：公司CKD产品示意图16资料：澜起科技公司公告2.1MDB/MRCD：应用于AI及高性能学习场景，2025年10月在手订单超1.4亿元u根据JEDEC定义，一根MRDIMM需要标配1颗MRCD芯片和10颗MDB芯片。公司作为全球唯二可以提供第一子代MRCD/MDB芯片的供应商，于2025年1月推出了第二子代MRCD/MDB芯片，该产品支持速率提升至12800MT/s，较第一子代产品提升45%，每根MRDIMM模组均需要搭配1颗MRCD、10颗MDB、1颗SPD、2颗TS以及1颗PMIC芯片。uCUDIMM是“ClockedUnbufferedDualIn-LineMemoryModule”（时钟无缓冲双列直插式内存模块）的缩写，是一种针对台式机和工作站推出的增强型DDR5行业标准内存模块设计，其初始速率达6400MT/s。同样，CSODIMM（ClockedSmallOutlineDIMM的缩写）是一种紧凑型版本，专为笔记本电脑和迷你电脑等小型系统量身定制。随着对性能要求的不断提高，CUDIMM和CSODIMM模块均配备了客户端时钟驱动器（CKD），以确保数据完整性和性能保持稳定。压缩附加内存模块2(CAMM2)是DellCAMM技术的JEDEC行业标准迭代版本，专为超薄笔记本电脑制造商提供模块化内存解决方案而设计，从而取代了将DRAM直接安装到系统主板上的需求。DDR5MRDIMM（多路级联DIMM）是一种专为数据中心和企业服务器系统设计的尖端内存解决方案，在这些系统中，可扩展性和性能至关重要。u

公司于2025年1月推出了第二子代MRCD/MDB芯片，并成功向全球主要内存厂商送样。截至2025年10月27日，公司预计在未来六个月内交付的DDR5第二子代MRCD/MDB芯片在手订单金额已超过人民币1.4亿元。表：新一代内存模组产品及接口芯片使用情况介绍内存类型接口芯片主要用途主要特性应用兼容性MRDIMM（DDR5)10颗MDB、1颗MRCD、1颗SPD、2颗TS、1颗PMIC数据中心和企业系统••••性能多路复用高带宽更小的延迟更高的容量•••高性能计算(HPC)AI机器学习•兼容最新的IntelXeon6服务器平台适合DDR5RDIMM插槽，但不可混用•CUDIMM（DDR5)1颗SPD、1颗PMIC、1颗CKD台式机和工作站••包含客户端时钟驱动程序以确保稳定性高速性能••高端游戏电脑高性能工作站•••支持Intel800系列芯片组CSODIMM（DDR5)1颗SPD、1颗PMIC、1颗CKD笔记本电脑和迷你PC••外形小巧包含客户端时钟驱动程序以确保稳定性•••笔记本电脑紧凑型设备迷你PC支持Intel800系列芯片组CAMM2（DDR5)1颗SPD、1颗PMIC、1颗CKD笔记本电脑、迷你PC和台式机•适用于超薄笔记本电脑的可升级解决方案提升的热性能•••现代超薄笔记本电脑迷你PC台式机兼容配备LPDDR5CAMM2或DDR5CAMM2插槽的笔记本电脑和台式机••更高的容量17资料：金士顿科技官网，澜起科技港股招股说明书、国海证券研究所2.2MRDIMM：AI拉动服务器高带宽MRDIMM模组新需求u新型高带宽内存模块MRDIMM创造市场增量：基于AI应用对内存带宽的迫切需求，MRDIMM以其优异的带宽性能，预计将成为主流AI服务器系统主内存的优选方案。2025年，MRDIMM开始在下游规模应用，据澜起科技的预测，至2030年其在AI服务器内存模块中的渗透率将达30%，出货量高达53.4百万根，2025年至2030年的年均复合增长率为148.0%。根据弗若斯特沙利文的预测，2025至2030年服务器内存模组出货量CAGR将达到10.8%。uuMRDIMM性能强劲，以SK海力士开发的双内存序列架构为例，通过促进两个序列的同时协作，MRDIMM能够一次向CPU传输128字节的数据，而传统DRAM模块通常需要64字节。每次发送到CPU的数据量增加支持单个DRAM速度的两倍。芯片大厂开始支持MRDIMM内存以提升AI能力。英特尔发布的至强6性能核处理器，提到其支持MRDIMM技术。且MRDIMM受益最大的应用主要包括HPCG(HighPerformanceConjugateGradient)、AMG(AlgebraicMulti-Grid)、Xcompact3d这些科学计算类的应用，以及大语言模型推理。其中在大语言模型推理当中，MRDIMM的带宽优势将得到充分的发挥，据Intel的预测，其性能提升在30%以上，因为大模型是确定性的渴求显存/内存容量和带宽的应用场景；英特尔至强6性能核处理器发布会资料显示：在多种工作负载的性能对比中，AI部分的提升幅度最为明显。一般来说，在控制模型参数量并进行低精度量化（int8甚至int5、int4）之后，大语言模型推理时的算力瓶颈已经不太突出，决定并发数量和token响应速度的，主要还是内存的容量和带宽。通过MRDIMM，以及CXL内存扩展带宽将是提升推理性能最有效的方式。这也是目前CPU推理依旧受到重视的原因，除了可获得性、资源弹性外，在内存容量及带宽的扩展上要比VRAM便宜的多。图：INTEL至强6性能核处理器介绍图图：SK海力士MRDIMM双内存序列架构示意图18资料：SK海力士官网、INTEL官网2.2MRDIMM：高带宽内存模组将提升运算效率和AI推理能力u

MRDIMM能提升运算效率。据半导体行业观察，MRDIMM的优势概括起来主要有三点：1）速率大幅提升。相较于同时期RDIMM支持6400MT/s速率，第一代MRDIMM支持8800MT/s速率，提升幅度接近40%，这一提升幅度过去往往需要2-3代才能实现。而第二代和第三代MRDIMM的速度更是将达到12,800MT/s和17,600MT/s。2）与DDR5良好的兼容性。MRDIMM完美兼容常规RDIMM的连接器和外形规格，对客户来说，无需对主板进行任何改动，就可轻松实现升级。3）出色的稳定性。MRDIMM全面继承了RDIMM的纠错机制及RAS(可靠性、可用性和可维护性)功能，确保无论数据缓冲区中产生何种复杂的独立多路复用请求，都能有效维护数据的完整性与准确性。u

据半导体行业观察，在美光和英特尔的一项联合测试中，研究人员使用了英特尔Hibench基准测试套件中的2.4TB数据集，在内存容量相同的情况下，相较RDIMM，MRDIMM的运算效率提高了1.2倍，使用容量翻倍的TFFMRDIMM时运算效率提高了1.7倍，内存与存储之间的数据迁移减少了10倍。MRDIMM也提升了AI推理的效率。在内存容量相同的情况下运行MetaLlama38B大模型，使用MRDIMM后，词元的吞吐量(Tokenthroughput)是RDIMM的1.31倍，延迟降低24%，首个词元生成时间(TimetofirstToken)降低13%，CPU利用效率提升26%，末级缓存(LLC)延迟降低20%。图：MRDIMM在支持向量机算法应用中提升运算效率图：MRDIMM对LLM性能的额提升19资料：半导体行业观察公众号2.2

超高端AI产品：英伟达NVL72采用LPDDR5X内存，需SPD芯片图：NVIDIAGB300NVL72构造u根据Supermicro展示的参数文件，在一台NVDIAGB300NVL72中，每一个计算托盘由4个英伟达B300显卡和2个英伟达GraceCPU构成，且每个GPU采用1.15TBHBM3e的显存，内存采用960GB的LPDDR5X架构；机柜上半部含10个计算托盘堆叠，GPU之间互连由NVLinkSwitch进行连接，实现1.8TB/s的高速传输，下半部分由8个计算托盘堆叠，底部为水冷和其他相关配件。图：NVIDIAGB300（BlackwellNVL72各部分性能和参数）u根据美光公司的公告，在与NVIDIA长达五年的合作基础上，美光率先在数据中心使用低功耗服务器内存。图：美光SOCAMM2内存示意图SOCAMM2为AI系统的主内存提供了LPDDR5X的固有优势——极低的功耗和高带宽。根据微电子行业标准制定的全球领导者JEDEC固态技术协会的2025年10月的公告，它即将完成JESD328：LPDDR5/5X小外形压缩附加内存模块（SOCAMM2）通用标准，SOCAMM2将推出支持模块级识别和遥测的串行存在检测（SPD）配置设备，其认证流程旨在满足企业部署所需的严格现场可靠性目标。20资料：Supermicro、美光公司官网、JEDEC官网2.2

超高端AI产品：“Helios”“Matrix384”内存架构待定，中科曙光scaleX640或采用LPDDR内存uuu的Matrix384超节点未确定内存是否为DIMM形态。根据在《ServingLargeLanguageModelsonHuaweiCloudMatrix384》中的介绍，EMS缓存服务的核心是一个逻辑上解耦的内存池，它由CloudMatrix384

内各个节点上聚合的CPU连接DRAM组成。该内存池作为一个统一的高性能内存基础，用于缓存历史

KV缓存和模型参数。该内存池的显著特点是与UB网络平面深度集成，从而能够高效、统一地访问该分布式

DRAM，并允许NPU快速检索所需数据，而无需考虑其物理位置，从而实现

§4.1中所述的对等服务架构。该设计的有效性主要取决于以下

UB硬件功能：1)高速对等网络架构：UB网络支持快速的节点间数据传输，允许任何

NPU或CPU高效地访问其他节点上的DRAM；2)基于UB的DMA：通过直接内存访问(DMA)实现零拷贝数据传输，绕过CPU中介并降低传输延迟；3)底层内存原语：UB协议公开了远程内存注册和访问的原语，使软件栈能够维护全局内存视图。但没有说明其DRAM是类似英伟达用LPDDR5X还是使用传统的DIMM类模组。AMD在于META合作的“Helios”也未确定内存模组形态，“Helios”基于Meta提交给OCP的ORW规范构建，使OEM和ODM合作伙伴能够：1）采用并扩展“Helios”参考设计，加快新人工智能系统的上市时间；2）将AMDInstinct™

GPU、EPYC™CPU和Pensando™DPU与他们自己的差异化解决方案集成；3）参与一个开放的、基于标准的生态系统，推动互作性、可扩展性和长期创新。“Helios”围绕下一代AMDInstinct™

MI450系列GPU构建，重新定义了开放的机架级AI基础设施可以实现的目标。每个MI450系列GPU采用AMDCDNA™架构，可提供高达432GB的HBM4内存和19.6TB/s的内存带宽，为数据密集型AI模型提供行业领先的容量和带宽。在机架规模下，配备72个MI450系列GPU的“Helios”系统可提供高达1.4exaFLOPS的FP8和2.9exaFLOPS的FP4性能，以及31TB的总HBM4内存和1.4PB/s的聚合带宽——这是实现万亿参数训练和大规模AI推理的代际飞跃。根据中科曙光的描述，其scaleX640超节点基于AI计算开放架构设计，根据我们的分析与估计，scaleX640或将采用LPDDR内存。图：Matrix384部分架构示意图图：AMD“Helios”AI机架示意图图：中科曙光scaleX640示意图资料：《ServingLargeLanguageModelsonHuaweiCloudMatrix384》PengfeiZuo等、AMD官网、中科曙光微信公众号212.2高端AI服务器：联想、超威、浪潮信息产品内存多支持MRDIMM形态u根据Supermicro（超威）的介绍，X14系列服务器性能强劲、灵活度高，基于经过几代验证并部署在全球一些最大的数据中心安装中的平台。从大规模AI训练和生成式AI到横向扩展数据中心和智能边缘，SupermicroX14系统基于模块化构建块架构，混合支持整个IntelXeon6处理器系列，为任何工作负载提供完整的定制和优化。凭借Supermicro完整的机架级集成服务、液体冷却解决方案和行业领先的全球制造能力，X14成为任何规模的整体IT解决方案的基础——从单系统到多机架集群。其内存支持MRDIMM形态，支持CXL。图：联想ThinkSystemSR650a和部分参数示意图u根据浪潮信息的介绍，NF5280G8是高端主流2U双路机架式服务器系列，支持英特尔至强6处理器（SP及AP均可支持）或第五代AMDEPYC™9005系列处理器。该系列产品在计算性能、存储性能、可扩展性方面均实现极致设计，支持前IO、液冷等多元部署方式，融合CXL2.0等诸多先进技术落地，为业务细分场景提供差异化最优能效比算力支撑，以百变形态实现通用场景全覆盖。其横跨IntelSP和AP双平台，配合AICCXL内存扩展设备，最高支持24条8800MT/sMCRDIMM内存（注：根据浪潮信息陈述，部分厂家将MRDIMM第一子代产品称为MCRDIMM）。u根据联想的介绍，联想ThinkSystemSR650aV4专为加速AI、深度学习和HPC等GPU密集型工作负载而设计。它采用IntelXeon6处理器，提供超高的GPU密度、先进的存储和PCIeGen5连接，以实现最佳性能。它支持最多4个双宽或8个单宽GPU，且最多可提供8个E3.SNVMe驱动器，实现快速、低延迟的数据访问。最多16个TruDDR5MRDIMM，速度高达8000MHz。最高容量高达8TB。图：Supermicro（超威）X14产品部分参数示意图图：浪潮信息NF5280G8产品部分参数示意图22资料：Supermicro官网、联想官网、浪潮信息官网2.2中端AI与通用服务器：DELL、

系列大多支持DIMM类或LPDDRu以DELL用于GenAI微调、GenAI推理、自然语言处理、数字孪生、代理AI的服务器型号PowerEdgeXE7740为例，其搭载2个英特尔至强66700P/6500P处理器、32个128GBDDR5（4TB）内存，支持DIMM或RDIMM形态。此外，DELL用于数据中心机架式服务器，数据中心机踏式服务器的内存，也以DDR5为主，支持DIMM类形态。u用于中心训练的Atlas900T

RAK计算节点和用于中心推理的Atlas800K服务器内存均为RDIMM形态，但边缘计算产品Atlas200AI加速模块为LPDDR4X，非DIMM形态。图：Atlas900TRAK

计算节点参数图图：Atlas800K服务器参数图图：华为Atlas200AI加速模块参数图图：DELL服务器类型和参数示意图23资料：DELL官网、官网2.2

AIPC/笔记本端的内存模组对SPD/PMIC/CKD亦有需求u2025年5月15日，Rambus公司宣布推出面向下一代人工智能（AI）个人电脑（PC）内存模块的完整客户端芯片组，包含两款用于客户端计算的全新电源管理芯片（PMIC）。PMIC是实现高效供电的关键，能够为先进的计算应用提供突破性的性能表现。这两款业界领先的全新RambusPMIC分别是适用于LPDDR5CAMM2（LPCAMM2）内存模块的PMIC5200，以及适用于DDR5CSODIMM和CUDIMM的PMIC5120。这两款PMIC与客户端时钟驱动器（CKD）和串行检测（SPD）集线器共同组成了适用于AI笔记本电脑、台式电脑和工作站内存模块的完整芯片组解决方案。此外，随着这两款全新PMIC的推出，Rambus现在可以为服务器和客户端的所有JEDEC标准DDR5和LPDDR5内存模块提供完整内存接口芯片组。在实际应用中，联想ThinkPadP1Gen7已采用LPCAMM2内存模组。图：搭载RambusPMIC和SPDHub芯片的LPCAMM2内存模块图：搭载RambusPMIC、CKD和SPDHub芯片的DDR5CSODIMM内存模块图：crucialCSODIMM内存模块示意图图：LPCAMM2模组在联想笔记本的应用24资料：联想官网、Rambus官网、Crucial官网2.2AI服务器需求增长，技术迭代推动需求量+价值量双维度增长uuuAI服务器对高速互连的需求与日俱增，成为驱动高速互连芯片市场扩容的关键动力。根据弗若斯特沙利文的数据，全球AI服务器出货量从2020年的50万台激增至2024年的200万台，CAGR约为41.42%；展望未来，其出货量将进一步从2025年的250万台增长至2030年的650万台，CARG约为21.06%。内存互连芯片市场规模广阔，2025-2030年CARG达25.95%。根据弗若斯特沙利文的数据，内存互连芯片市场规模从2020年的7.68亿美元增长至2024年的11.68亿美元。预计未来将进一步从2025年的15.79亿美元增长至2030年的50.05亿美元，CARG达25.95%。2024年，中国占全球市场20%的份额，预计到2030年将占约30%。内存模组代际更新频率加快，推动需求量与价值量双维度增长。根据澜起科技公告，在服务器领域，DDR4经历四个子代迭代，每个子代的迭代周期约18-24个月；而DDR5预计有六个子代，当前子代迭代周期已逐步缩短至12-18个月，较DDR4世代明显提速；通常情况下，新子代产品的起始销售价格会更高，随着新子代产品占比提升，对产品线毛利率水平产生积极影响。350ꢀ252015105图：全球通用服务器与AI服务器出货量（百万台）图：全球不同代际DDR内存模组出货量（百万根）300ꢀ250ꢀ200ꢀ150ꢀ100ꢀ50ꢀ17.01.49.90.413289.5270.013.45.429.785.485.0245.913.64.4218.43.313.7157.026.9190.29.213.83.1184.513.82.5158.2168.514215.214.314.3113.413.10ꢀ6.53.72020年

2021年

2022年

2023年

2024年

2025E

2026E

2027E

2028E

2029E

2030E0.511.40.7020202021202220232024

2025E

2026E

2027E

2028E

2029E

2030EDDR4ꢀ(百万根)

DDR5ꢀ(百万根)

DDR6ꢀ(百万根)AI服务器（百万台）

通用服务器（百万台）图：内存互连芯片在不同类型和代际的内存模组中的配比数量图：全球内存互连芯片市场规模（百万美元）6000500040003000200010000238221.1185.6115.3963166.223.810.61,297.201,165.501,116.201,042.70875.9694.6728544.4234.9923.002030E670.397.6683.7109.6726.7793.902029E642.6677.2688.5444163.8202020212022202320242025E2026E2027E2028E模组配套芯片

RCD/DB

MRCD/MDB

CKD25资料：澜起科技港股招股说明书、弗若斯特沙利文、澜起科技公司公告、国海证券研究所2.3竞争格局：三足鼎立，公司内存互连芯片市场份额第一u伴随DDR技术迭代，全球内存接口芯片核心供应商呈现出三足鼎立之势，分别为澜起科技、Rambus、IDT。在早期DDR2时代，全球内存接口芯片涌现出约6家核心供应商，包括TI、Intel、西门子、Inphi、澜起科技、IDT等。从2016年开始，DDR4技术进入成熟期并成为内存市场的主流技术。为了实现更高的传输速率和支持更大的内存容量，JEDEC进一步完善了DDR4内存接口芯片的技术规格，增加了多种功能以支持更高速率和更大容量的内存。在DDR4世代一共有四个子代产品，每一子代内存接口芯片的最高传输速率不断提升，其中最后一个子代产品支持的最高传输速率达到3200MT/s。随着DDR5内存技术的成熟和商用，DDR5已经取代DDR4成为市场主流产品。相比DDR4最后一个子代产品，DDR5内存接口芯片采用了更低的工作电压（1.1V），并在传输效率和可靠性上进一步提升。根据弗若斯特沙利文，2024年澜起科技在全球内存互连芯片市场份额达到36.8%，排名第一。u2021年起公司成员入选JEDEC董事会，参与相关标准制定。2021年2月22日，公司发布公告称，澜起科技美国公司战略技术副总裁ChristopherCox先生作为公司代表加入JEDEC董事会。JEDEC由300多家会员公司组成，在全球有100多个委员会、分会。如今，其标准和出版物已被广泛应用于全球主流半导体存储电路和相关存储设备中。JEDEC董事会在准备、审阅和批准行业标准方面发挥着关键作用。截至2025年10月16日，澜起科技公司成员RolandKnaack在JEDEC单位董事会任职。图：2024年全球内存互连芯片市场份额情况图：各内存接口芯片世代主要厂商相关情况内存接口芯片世代技术特点主要厂商研发时间跨度6.60%DDR2DDR3DDR4DDR5最低可支持1.5V工作电压TI（德州仪器）、英特

2004年-尔、西门子、Inphi、澜起科技、IDT等2008年20.50%最低可支持1.25V工作电压，

Inphi、IDT、澜起科最高可支持1866MT/s的运行速率2008年-2014年36.8%技、Rambus、TI（德州仪器）等最低可支持1.2V工作电压，最高可支持3200MT/s的运行速率澜起科技、IDT、Rambus2013年-2017年最低可支持1.1V工作电压，RDIMM预计可实现9200MT/s的运行速率；MRDIMM预计可实现14000MT/s的运行速率澜起科技、瑞萨电子（原IDT）、Rambus2017年至今36.0%澜起科技

瑞萨电子

Rambus

其他26资料：澜起科技港股招股说明书、弗若斯特沙利文、澜起科技公司公告、国海证券研究所三、PCIe/CXL互连芯片：Retimer芯片世界第二，CXL池化技术未来可期273.1公司产品：PCIeRetimer，适用于PCIe总线标准uPCIe（PeripheralComponentInterconnectExpress）是一种高速串行计算机扩展总线标准，其核心特点是通过点对点串行通信和差分信号传输实现高带宽、低延迟的数据传输。以下是其工作原理的关键点：1）点对点架构：每个PCIe设备通过独立的链路（由多个通道组成）直接连接到主板芯片组或CPU，避免了传统总线共享导致的资源竞争。2）差分信号传输：使用双绞线传输差分信号（正负互补信号），抗电磁干扰能力强，支持更高的频率和更长的传输距离。3）通道与带宽：每个通道由两对差分信号线（发送和接收）组成，单通道（x1）带宽双向可达约500MB/s（PCIe3.0）；多个通道可组合（如x4、x16），成倍提升带宽。例如，PCIe4.0x16的理论带宽可达32GB/s。4）分层协议结构。5）基于数据包的传输：数据以“数据包”形式传输（而非传统总线的固定时序），支持全双工通信（同时收发），效率更高。图：PCIe典型链路的初始化和传输示意图uuPCIe采用的是树型拓扑结构，一般由根复合体(RootComplex)，中继器（Repeater），终端设备(Endpoint)等类型的PCIe设备组成。RootComplex:根复合体是CPU和PCIe总线连接的接口。主要负责存储器域到PCIe总线域的地址转换，根复合体把来自CPU的request转化成PCIe的4类request(configuration、memory、I/O、message)并发送给下面的设备。Repeater：中继器是一种信号调节装置，可分为两类：Retimers和Redriver，两者都是常用的PCIe组件，Retimer通过内部时钟重构信号，再恢复后发送出去；Redriver则是通过信号均衡化和预加强等技术，重新加强再发送出去。PCIeEndponit:PCIe终端设备，是PCIe树型结构的末端节点。比如SSD，网卡、GFX卡等等。PCIeRetimer芯片是适用于PCIe协议的超高速时序整合芯片，其技术实现和协议交互均需符合PCI-SIG联盟制定的标准体系。在PCIe4.0时代，澜起科技是全球量产PCIe4.0Retimer芯片的三家厂商之一；进入PCIe5.0时代，澜起科技成为全球主要供货PCIe5.0/CXL2.0Retimer芯片的两家厂商之一。目前，澜起科技已推出了PCIe6.x/CXL3.xRetimer芯片并向客户送样，同时正在积极推进PCIe7.0Retimer芯片的研发。图：公司PCIeRetimer芯片典型应用场景示意图图：公司PCIeRetimer芯片产品示意图28资料：Elecfans官网、UnionꢀMemory官网、澜起科技公司公告3.1PCIe发展规律：速率不断增加，带宽持续提升uPCIe速率持续增长，（PCIe8.0）规范将数据传输速率提升至256.0GT/s。2025年8月5日，全球半导体与电子行业权威组织PCI-SIG正式宣布，下一代PCIExpress8.0（PCIe8.0）规范将数据传输速率提升至256.0GT/s，较PCIe7.0的128GT/s实现翻倍。并计划于2028年向会员提供完整规范文档。该规范通过x16配置可提供高达1TB/s的双向传输带宽，旨在为人工智能、数据中心、汽车电子等数据密集型领域提供关键基础设施支持。uPCIe8.0将覆盖多领域数据密集型应用场景。随着人工智能和其他应用所需的数据吞吐量不断增加，对高性能的需求仍然强劲。PCIe技术将继续提供经济高效、高带宽和低延迟的I/O互连，以满足行业需求。ABIResearch首席分析师ReeceHayden表示：“随着人工智能和其他数据密集型应用继续快速扩展，PCIe技术因其高带宽、可扩展性和能效而长期持续下去。“数据中心网络已经在准备实施PCIe6.0技术，并对PCIe7.0规范表现出极大的兴趣。PCIe8.0规范的引入进一步确保了行业带宽要求在未来得到支持。PCIe8.0规范旨在支持人工智能/机器学习、高速网络、边缘计算和量子计算等新兴应用;以及汽车、超大规模数据中心、高性能计算（HPC）和军事/航空航天等数据密集型市场。图：PCIe标准迭代带宽每3年翻倍图：PCIe传输速率随代际与带宽提升29资料：StorageReview、PCI-SIG官网、Businesswire3.1PCIe发展规律：信号损耗随着速率增加而增大u

PCIe信号损耗随着速率增加而增大。以PCIe5.0为例，对于其他标准大于30GT/s，据PCI-SIG的研究，通常使用PAM-4调制方法使信号的奈奎斯特频率成为数据速率的四分之一，但代价是信噪比（SNR）为9.5dB。然而，PCIe5.0架构继续使用不归零（NRZ）信令方案，因此信号的奈奎斯特频率是数据速率的一半，即16GHz。频率越高，衰减越大。通道插入损耗（IL）引起的信号衰减是PCIe5.0技术系统设计的最大挑战。此外，随着数据速率达到32GT/s，串行链路上出错的可能性会更高。由于DFE电路在接收器的整体均衡中起着重要作用，因此与16GT/s相比，突发误差更容易发生。为了抵消这种风险，PCIe5.0架构在协议中引入了预编码。在发射端启用预编码和在接收端解码后，突发错误的可能性大大降低，从而增强了PCIe5.0规范32GT/sLink的稳健性。u

下表以典型的系统基板加附加卡（AIC）应用为例，列出了PCIe4.0架构（16GT/s）和PCIe5.0架构（32GT/s）的插入损耗预算。在32GT/s时，在减去CPU封装的9dB、AIC的9.5dB和CEM连接器的1.5dB后，系统基板的其余仅为16dB。然而，在查看16dB系统基板预算时，工程师需要考虑以下因素：1）随着PCB温度升高，PCB走线的IL变高。2）PCB制造过程中的工艺波动会导致线宽稍窄或稍宽，从而导致IL波动。3）源侧奈奎斯特频率信号（在32GT/sNRZ信号的情况下为16GHz正弦波）的幅度为800mVpk-pk，衰减36dB后将降低至约12.7mV。这强调了需要为接收器留出一些IL裕量，以考虑反射、串扰和电源噪声，这些都可能降低SNR。因此，为系统基板上的PCB走线保留的IL预算应为16dB减去为上述因素保留的一定余量。许多硬件工程师和系统设计人员倾向于将总信道IL预算的10-20%留给这些因素的余量。在36dB预算的情况下，这相当于4-7dB。表：PCIe不同代际的信道插入损耗预算图：系统基板的插入损耗预算PCIeꢀRe

总通道插

根包CEM连

附加卡剩余预算v入损耗预算接器

（AIC）

系统基板3.0（8

22分贝GT/秒）3.5分贝

1.7分贝

6.5分贝

10.3分贝5.0分贝

1.5分贝

8.0分贝

13.5分贝9.0分贝

1.5分贝

9.5分贝

16.0分贝4.0（16

28分贝GT/秒）5.0（32

36分贝GT/秒）30资料：PCI-SIG官网、国海证券研究所3.1PCIeRetimer的作用：补偿CPU和终端设备连接中的信号损耗图：重定时器框图u

据Asterlabs的介绍，PCIeRetimer（重定时器）是一种混合信号模拟/数字设备，具有协议感知能力，能够完全恢复数据、提取嵌入式时钟并使用干净时钟重新传输数据的新副本。除了转接驱动器中的CTLE和宽带增益级外，重定时器还包含一个时钟和数据恢复（CDR）电路、一个决策反馈均衡器（DFE）和一个发射（Tx）有限脉冲响应（FIR）驱动器。有限状态机（FSM）和/或微控制器通常管理CTLE、宽带增益、DFE和FIR驱动程序的自动适配，并实现PCIe链路训练和状态机（LTSSM）。u

根据德州仪器的性能指引，第四/五代retimer应当补偿28/36dB的信道损耗。澜起科技推出的PCIe4.0Retimer芯片，支持16GT/s的传输速率，可补偿高达28dB的信道损耗；PCIe5.0Retimer符合PCIe5.0基本规范，支持32GT/s的传输速率，可补偿高达36dB的信道损耗，支持业界主流封装，其功耗、传输延时等关键性能指标达到国际先进水平，并已与CPU、PCIe交换芯片、固态硬盘、GPU及网卡等进行了广泛的互操作测试。此外，公司还推出了PCIe6.x

Retimer芯片，支持64GT/s的传输速率，采用PAM4SerDes技术，支持高达43dB的链路预算，可用于通用及AI服务器、有源线缆（AEC）和存储系统等典型应用场景。图：TexasꢀInstrument对不同代际Retimer补偿数额指引31资料：《Retimerꢀvs.ꢀRedriversꢀinꢀPCIe》TexasꢀInstruments、Asterlabs官网3.2

超节点架构：英伟达用NVLink-C2C，

用Clos

架构连接CPU与其他终端u

超节点的定义：一种通过高速总线技术将多台服务器及其GPU/NPU设备紧密互连，形成高带宽域（HighBandwidthDomain，HBD）的纵向扩展系统。超节点的核心技术原理建立在ScaleUp（纵向扩展）与ScaleOut（横向扩展）两种集群构建方式的创新融合上。ScaleUp通过增加单节点内的算力卡数量提升算力密度，而ScaleOut则通过增加节点数量扩展集群规模。超节点本质上是一种加强版的ScaleUp方案，突破了传统单台服务器的物理限制。u

在互连技术方面，超节点采用专有高速总线协议替代传统的PCIe和网。以NVIDIAGraceHopper超级芯片架构为例，其采用NVLink（C2C）互连在GraceCPU和HopperGPU之间提供了高带宽的直接连接以创建GraceHopper超级芯片，该芯片专为AI和HPC应用的降速加速而设计。凭借900GB/s的双向带宽，NVLink-C2C以较低的延迟提供了x16PCIeGen链路的7倍带宽。据英伟达的研究，NVLink-C2C也仅使用1.3微微焦/比特传输，这比PCIeGen5能效高5倍以上。u又以昇腾384超节点，即Atlas900A3SuperPoD为例，该产品基于超节点架构，采用全对等（Peer-to-Peer）UB总线，将384颗NPU+192颗鲲鹏CPU通过无阻塞Clos架构互连，单跳时延<200ns，带宽392GB/s，比传统RoCE提升15倍。3168根光纤+6912个400G光模块实现百纳秒级互连，支持2m以上长距部署，突破了铜缆距离限制。图：NVLink连接的GraceHopper超级芯片的内存访问32资料：NVDIA官网3.2超节点架构：阿里、中科曙光服务器或部分采用PCIE连接CPU和其他终端表：磐久AIInfra2.0AL128超节点服务器示意图表：中科曙光scaleX640超节点示意图u

根据阿里云的介绍，阿里云磐久AL128超节点服务器采用灵活的模块化、多维解耦系统架构：CPU节点与GPU节点解耦、GPU节点与ALinkSW节点解耦、算力节点与供电节点解耦，不仅可以兼容行业主流CPU、GPU、ALinkSW芯片，还可以灵活支持主力芯片独立演进、CPU与GPU数量的灵活配比。根据我们的估计，磐久超节点服务器或采用PCIE连接GPU计算节点和CPU计算节点，或将使用PCIERetimer芯片。u

根据中科曙光的介绍，scaleX640超节点采用“一拖二”高密架构设计，实现了单机柜640卡超高速总线互连，构建大规模、高带宽、低时延的超节点通信域，且通过双scaleX640超节点组成1280卡计算单元，柜间通过告诉网络互连。结合中科曙光2025年8月表示其“超级隧道”技术是当前业