《数字电路的分析与实践》课件-同步触发器的认知_第1页
《数字电路的分析与实践》课件-同步触发器的认知_第2页
《数字电路的分析与实践》课件-同步触发器的认知_第3页
《数字电路的分析与实践》课件-同步触发器的认知_第4页
《数字电路的分析与实践》课件-同步触发器的认知_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

路文娟任务4.1同步触发器的认知时钟信号同步触发器目录一、时钟信号时钟信号（ClockSignal）也称时钟脉冲（ClockPulse），通常用CLK或CP表示，它用来“同步”数字系统中各器件，使它们协同工作。在实际系统中，时钟信号的来源通常是比较稳定的多谐振荡器(一般采用晶体振荡器），晶体振荡器产生的是高频信号。时钟信号例图二、同步触发器具有时钟脉冲控制的触发器，状态的改变与时钟脉冲同步，所以称为同步触发器。可通过时钟脉冲控制触发器的翻转，使多个触发器在同一系统中保持同步协调工作。基本特点二、同步触发器1.与非门构成的同步RS触发器与非门构成的同步RS触发器的结构图同步RS触发器的逻辑符号CP——时钟信号输入端二、同步触发器1.与非门构成的同步RS触发器当CP＝0时，G3和G4门被封锁，这时不管输入信号S、R如何变化，Q3=Q4=1，触发器保持原态不变。当CP＝1时，门G3和G4打开，触发器输出状态由R、S信号和电路的原有状态决定。二、同步触发器1.与非门构成的同步RS触发器CP=1时：同步RS触发器在CP＝1期间接收输入信号，并改变输出状态，这种时钟触发方式称之为高电平触发方式，也称电平触发。CP=0时：

二、同步触发器2.或非门、与门构成的同步RS触发器两个或非门交叉连接起来组成基本RS触发器，两个与门构成输入通道，由时钟信号CP管理。当CP=1期间，与门打开，触发器接受信号；CP=0时，与门被封锁，R、S被拒之门外，触发器保持状态不变Qn+1=Qn。与非门、与门构成构成的同步RS触发器逻辑图二、同步触发器3.特点

(1)同步RS触发器的状态由输入信号R、S和时钟脉冲CP共同控制，其中，CP控制状态转换发生的时刻，优先级别高于R和S，而R、S在CP允许的情况下，控制状态转换发生的结果。(2)以上介绍的同步RS触发器在CP=1期间接收输入信号进行工作，CP=0时停止，这种触发方式称为高电平触发。在CP输入端前置一个反相器变为低电平触发。这两种触发方式合称电平触发方式。(3)R和S之间仍然存在约束，违反约束条件会产生禁用态。而输出的不定状态直接影响了触发器的工作质量。二、同步触发器同步触发器的缺陷：空翻问题当同步触发器在一个时钟脉冲作用下（即CP=1期间），如果R、S端输入信号发生多次变化，触发器的状态也可能发生多次翻转，时钟失去了控制作用。这种在一个CP周期内，触发器发生多次翻转的现象叫做“空翻”。空翻会造成触发器抗干扰性能减弱，造成系统误操作。小结时钟信号也称时钟脉冲，通常用CLK或CP表示，一般为频率稳定度很高的高频方波信号。在触发器的输入端加入时钟信号CP，工作受控于CP，或者说与CP保持同步，所以称为同步触发器。同步RS触发器的状

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论