电路与电子技术-课件 第12章 组合逻辑电路

清华大学自动化系2025.08电子电路与微处理器基础叶朝辉FundamentalsofElectronicCircuitsandMicroprocessor12.1组合逻辑电路的特点12.2组合逻辑电路功能的描述12.3组合逻辑电路的设计方法12.4常用组合逻辑电路12.5组合逻辑电路设计举例第12章组合逻辑电路2312.1组合逻辑电路的特点

数字逻辑电路分为两大类，即组合逻辑电路和时序逻辑电路，分别简称为组合电路和时序电路。

组合逻辑电路的特点：任意时刻的输出仅仅决定于该时刻的输入，与电路原来的状态无关；时序逻辑电路的特点：任意时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关，即与电路之前的输入有关。412.2组合逻辑电路功能的描述512.3组合逻辑电路的设计方法逻辑抽象分析问题隐含的因果关系，确定输入/输出变量定义逻辑状态（高低电平）的含意（赋值）列出真值表写出函数式画出逻辑图选定逻辑器件实现612.4.1

数据选择器12.4.2

数值比较器12.4.3

加法器12.4.4

编码器12.4.5

译码器12.4常用组合逻辑电路712.4.1数据选择器

在多路数据传输过程中，可以采用数据选择器（多路开关，Multiplexer）选择其中的一个数据。SELABY00000011010001111000101011011111一个选择开关SEL，‘1’选择A，‘0’选择BY

=SEL(AB′+AB)+SEL′(A′B+AB)=SEL·

A(B′+B)+SEL′·B(A′+A)二选一数据选择器=SEL·

A+SEL′·B812.4.2数值比较器数值比较器用于比较两个数值的大小。1位数值比较器A<B，Y0=1；A=B，Y1=1；A>B，Y2=1。输

入输

出ABY2Y1Y000010010011010011010A=0且B=1时Y0=1，因此Y0=A′B；A、B相同时Y1=1，因此Y1=A⊙B；A=1且B=0时Y2=1，因此Y2=AB′。912.4.3加法器一、1位加法器半加器，不考虑来自低位的进位输

入输

出ABSCO000001101010110

110全加器：将两个1位二进制数及来自低位的进位相加

输

入输

出ABCISCO0000000110010100110110010101011100111111S=CI′A′B

+CI′

AB′

+CIA′B′

+CIAB=CI′(A′B

+

AB′)

+CI(A′B′

+AB)=CI′A

B+CIA⊙B=CI′A

B+CIA⊙B=CI′A

B+CI(A

B)′=CI

A

B11全加器：将两个1位二进制数及来自低位的进位相加

输

入输

出ABCISCO0000000110010100110110010101011100111111集成加法器实例：74LS183CO=CI′

AB

+CIA′B

+CIAB′

+CIAB=(CI′

AB+CIAB)+(CIA′B

+CIAB′)=AB(CI′+CI)+CI(A′B

+AB′)=AB+CI(A

B)12二、多位加法器串行进位加法器：低位的进位与高位相加优点：简单；缺点：慢图12-4-6四位串行进位加法器图12-4-5串行进位加法器1312.4.4编码器编码：编码是将不同的事物或者事物的不同状态用一个二进制代码表示。编码器：将输入的每个高/低电平信号I

变成一个对应的二进制代码Y。编码器特点：任何时刻只允许输入一个编码信号。图12-4-73位二进制普通编码器框图14表12-4-53位二进制普通编码器的真值表输

入输

出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7图12-4-83位二进制普通编码器电路实现1512.4.5译码器译码：将每个输入的二进制代码译成对应的输出高、低电平信号。常用的有：二进制译码器，二-十进制译码器，显示译码器等3线—8线译码器输

入输

出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000与编码器功能相反Y0=A’2A’1A’0只有A2、A1、A0、全为0，Y0才为1一、二进制译码器16Y0=A2′A1′A0′=m0Y1=A2′A1′A0=m1Y2=A2′A1A0′=m2Y3=A2′A1A0=m3Y4=A2A1′A0′=m4Y5=A2

A1′A0=m5Y6=A2A1A0′=m6Y7=A2A1A0=m7图12-4-103位二进制译码器电路由真值表得到逻辑表达式：低电平输出附加控制端集成译码器实例：74HC13817二、显示译码器1.七段字符显示器（数码管）逻辑抽象：Y=F(A)A(6)=>

Y(acdefg=111111)A(0110)=>

Y(1011111)

常用的显示器有发光二极管、七段字符显示器（数码管）、液晶显示器。18表12-4-774HC47/74LS47七段字符显示译码器功能输

入输

出十进制数字或功能LT′RBI′BI′/RBO′DCB

AYaYbYcYdYeYfYg字形011100001111110011x100010110000121x100101101101231x100111111001341x101000110011451x101011011011561x101100011111671x101111110000781x110001111111891x110011110011910xx010100000000熄灭11xx010110000000熄灭12xx011000000000熄灭13xx011010000000熄灭14xx011100000000熄灭15xx011110000000熄灭灯测试0x1xxxx0000000灭灯xx0xxxx1111111熄灭灭零10000001111111熄灭2.显示译码器19图12-4-1274HC47/74LS47外部引脚及与数码管的连接示意图输入A(0101)=>

输出Y(5)2012.5.1

奇偶校验器12.5.2

温度显示报警器12.5组合逻辑电路设计举例2112.5.1奇偶校验器

在数据存储或者通信时，由于干扰或者其他原因可能会使

存储或者传输的数据发生错误，例如本来是1的数据变为了0，或者反过来。为了检测这种错误，可以采用奇偶校验方法。输

入输

出ABCY00000011010101101001101011001111当输入信号中有奇数个1时Y=1，否则Y=

0Y=A′B′C+A′BC′