现代电工电子技术 第3版 课件 第13章 组合逻辑电路

第13章门电路与组合逻辑电路第13章门电路与组合逻辑电路13.1逻辑门电路13.2典型集成门电路的结构与特点13.3组合逻辑电路的分析和设计13.4

常用集成组合逻辑电路特点：输出只取决于当前的输入组成：门电路，不存在记忆元件特点：输出取决于当前的输入

和原来的状态组成：组合电路、记忆元件#13.3组合逻辑电路的分析和设计组合逻辑电路时序逻辑电路逻辑电路&

≥1与或非门A

=1BF=A④B=AB+AB1非门F=A同或门#=1F异或门复习

常

用

的

门A-

&B-F=AB&F=ABF与门F=A+B=AB+ABABDF=AB+CDF=A+BABABA-分析步骤：1.

由逻辑图写出逻辑表达式2.

化简逻辑表达式3.

列写真值表(有时可略)4.

确定逻辑功能#13.3.1

组合电路的分析一、组合电路的分析得到逻辑功能给定逻辑图分析功

能

：

同或门或说

当两个变量取值相同时，函数为1,取值不同时函数为0。13.3A·B·A·B真值表AB&A&B

A·B解：F=A·B·A·B=A·B+A·B=AB+ABA

BF00写真值0111表0工例1:分析下图的逻辑功能&B列#&

A·B·AA·BF&功能

异或门或说

两变量相同时，F

为“0”两变量相异时，F

为“1”#F=A·B·A·A·B·B=A·B·A+A·B·B=(A+B)·A+(A+B)·B=A·B+A·BA

BF000110110工1013.3真值表例2:分析下图的逻辑功能。A·B·BAB&&A·MM&FB·MF=A·M·B·M=AM+BM特

点

：

M=1

时选通A路信号；M=0时选通B路信号。MA

BF00

0O001l00101

1111110

00

11011O

l

l13.3真值表例3:分析下图的逻辑功能。信号选通电路M

B&&#●1O例4:分析下图的逻辑功能。=1A

BF₁=1

&F21≥1&C1.首先指明变量取“0”“1”的含义2.根据给定的逻辑要求，列出真值表3.用卡诺图化简写出最简表达式4.根据最简逻辑表达式画出逻辑电路13.313.3.2

组合电路的设计二、组合电路的设计给定逻辑功能设计步骤：画

出逻辑图设计#例

：设计三人表决电路

(A

、B

、C)

。

每人一个按键，如果

同意则按下，不同意则不按。结果用指示灯表示，多数

同意时指示灯亮，否则不亮。1.指明变量含义A、B、C

按下时为“1”,不按时为“0”。输

出是F,多数赞成时是“1”,否则是“0”。3.用卡诺图写出最简表达式ABACF=AB+BC+CAABCF0000001001000111工000工0111工011111列真值表真值表8.12.&8.1见仿真分析要求用与非门设计电路将与或式转变为与非式：F=AB+BC+CA=AB+BC+CA=AB·BC·CA4.

根据逻辑表达式画出逻辑图F=AB+BC+CA需要三个与门，

一个或门&&C-≥1FBCCA&

AB&&A-B-&F13.4

常用集成组合逻辑电路

13.4一、编码器为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，这就是编码的含义。1.二进制编码器I₀编码器号

I₇8线-3线编码器作用：将一系列不同的事物(信号)转换成二进制代码n位二进制代码有2种不同的组合，可以表示2"个信号3

位

二

进

制

数Y₂

Y₁

Y₀个信8I₀

I₁

I2

I₃Y₁Y1OOO口10O口

口1

口O01010下设计逻辑电路：I₀I₁I₂I₃4线一2线编码器例1

有4台电动机，每一时刻仅有一台运行，欲将此信息传递输出表达式：Y₁=I₂+I₃Y₀=I₁+I₃属组恰逻输题?

电路设计给计算机：问题：如何传递?4线一2线编码器7

14

台

电

动解决：编码编码器真值表I₀22

位

二

进

制

数Y₁Y₀机

I₃Y₁Y₀0

O1

TI₀8线一3线编码器I₇3

位

二

进

制

数Y₂

Y₁

Y₀例28线-3线编码器三位二进制编码器8

个

信

号输入F₃F₂F₁F₀I₀I₁I₂I₃I₄I₅I₆I₇I₈I₉00000000110000111工000

100110001

0101

101010逻辑表达式：F₃=I₈+I₉=I₈·I₉F₂=I₄I5I₆I₇F₁=I₂I₃I₆I₇F₀=I₁I₃I5I₇I₉例3.

设计二一十进制键控8421

BCD编码器二-十进制编码器简化真值表0234

键控8421编码器56788F₂1F₁F₀F₃1.二进制译码器作用：将n种输入的组合译成2”种电路状态。也叫n---2"线译码器#译码是编码的逆过程，即将某二进制数翻译成电路的某种状态Y₀Y₁

一组高低

电平信号Ym-1A₀—n-1二

、译码器二

进

制

代

码译码器13.4A8.2Y₁=A₁A。Y₃=A₁A₀G

控制端A₁AoY₀Y₁Y₂Y₃0

001

110

110

111011011

11110Y₀=A₁A₀Y₂=A₁A₀A₁例：用与非门设计2-4线译码器2-4线译码器

74LS138Y₀Y₁Y₂Y₃74138仿真应用真值表#2-to-4

decoder/demultiplexer

truth

table:二Enable

GSelect

B

A|

IOutputsY0

Y1Y2Y310000X0011X01D1IlI10111110111110111110+Vcc1G′

VCC

161A

2G

151B

2A

141Y02B

131Y1

2Y0121Y2

2Y1

111Y3

2Y2

10GND

2Y3

974LS138

管脚图[A][B]13.412345678#74139+Vccf

bCe2.

显示译码器

13.4将机器中的运算结果用十进制显示出来，需要显示译码器以七段显示器件为例ab

cde

fg4

01100105

10110116

10111117

1110000ab

cde

fg11111100110000110110111110010123ABCDFaF₆F。FaF。F₁F。0000000010010001

1010001010110011110001001123456789101①0111①①①①①1①①a

b

c

d

e

f

g

显示译码D

C

B

AFa=C+A+BD+BD同样，可求出F₆~F₈FaCDAB

00

01118数码显示a

b

c

d

e

f

g000111真值表#8F

。=C+A+BD+BDFa≥1&&数码一显示

a

b

cd

efga

b

c

d

e

f

g显示译码D

CB

A七段显示显示译码器设计AB1D卫13.4DCB(1)逢二进一

。

用半加器实现(2)最低位是两个数最低位的叠加，不需考虑进位。(3)其余各位都是三个数相加，包括加数、被加数和低位来

的进位。

用全加器实现(4)任何位相加都产生两个结果：本位和、向高位的进位。#例：A=181,B=801,计1101算

A+B。10011001加法运算的基本规则：10110三、加法器

13.41.

半加器

半加运算不考虑从低位来的进位。设：A-—-加数；B—-被加数；S—-

本位和；C-—-进位

真值表S=AB+AB=A

田

BC=AB逻辑图

逻辑符号A

BC

S0

00

00

10

11

00

11

11

0-SCSCMCOABA

B&#anbnCn-1SnCn0000工工工100工工工1①1①1①00010111sn=(anbn+anbn)cn-1+(anbn+anbn)cn-1=an

田b④cn-1cn=(abn+abn)Cn-1+abn=(an④b)cn-1+anbn2.

全加器：

8.2an---

加

数

；b,---被

加

数

；Cn-1---低

位

的

进

位

；sn---

本

位

和

；cn---

进

位

。真值表01

1

①工

①010工1①①逻辑符号M