《电工电子技术》 课件 项目9、10 数字电路基础、时序逻辑电路

项目九数字电路基础

校训：志存高远

技能报国【任务导入】数值随时间离散变化的信号，称为数字信号，而处理数字信号的电路称为数字电路。数

字电路包含的内容十分广泛，包括信号的放大与整形、脉冲的产生与控制以及计数、译码、显示等典型的数字单元电路。与模拟电路相比较，数字电路有以下特点：（1）数字电路在计数和进行数值运算时采用二进制数，是利用脉冲信号的有无来代表和

传输0和1这样的数字信息的。分别读作高电平（或高电位）和低电平（或低电位）。（2）数字电路不仅能完成数值运算，而且能进行逻辑判断和逻辑运算，因此也把数字电

路称为逻辑电路。（3）数字电路的分析方法重点在于研究各种数字电路输出与输入之间的相互关系，即逻

辑关系，因此分析数字电路的数学工具是逻辑代数，表达数字电路逻辑功能的方式主要是真值表、逻辑表达式和波形图等。（4）数字电路具有抗干扰能力强、功耗低、对电路元件精度要求不高、可靠性强、便于集成化和系列化生产等优点。（5）数字电路保密性好，信息能长期在电路中存储。【教学目标】知识目标（1）掌握数字逻辑的基本知识。（2）掌握主要逻辑门的知识及逻辑化简的基本公式和定律。

能力目标（1）能进行数制之间的转化。（2）能理解基本门电路及常见的复合门。（3）能用真值表、逻辑函数等方式表示逻辑问题。

素质目标（1）养成用逻辑的观点分析问题的能力。（2）能够养成理论联系实际的习惯。

思政目标通过对比数字电路和模拟电路的优缺点以及探讨数字电路产生的原因和创新点，可以帮助学生更好地理解数字电路的重要性和发展趋势。同时，也有助于培养学生的创新思维和实践能力。重难点（1）基本门电路、复合门电路的基础知识点。（2）集成门电路的参数及应用。（3）逻辑代数的基本公式及定律。

任务

一

数制与码制

知识目标能够掌握十进制、二进制、十六进制数、

BCD

码的基本知识点及它们之间的转化方法。能力目标能够完成数制和码制之间转化的操作。素质目标通过学习数制与码制，对数字电路有了初步的认知。

思政目标结合中国传统文化和历史背景，讲解数制与码制的相关知识点。例如，介绍中国古代的

计数方法和进制概念，以及这些概念在现代计算机科学中的应用。通过这样的讲解，不仅能够增强学生对中华文化的认同感和自豪感，还能激发他们的爱国情怀和民族自信心。一、常见的几种数制数制是指计数进位制。生活中常用的是十进制，而在数字电路中，常见的有二进制，还

有八进制和十六进制。（一）十进制有从0到9这十个数码，这些数码的个数称为基数，十进制的基数为10，为“逢十进一

”。

在数位上，每个数位都赋予一定的位值，我们把它称为位权。在十进制中，个、十、百、千

…

…各位的位权分别为

100

、

101

、

102

、

103

……，将各位数码与位权的乘积相加，

则称为其按权展开式。（二）二进制数字电路中应用最为广泛的就是二进制。二进制只有

0

和1两个数码，很容易与电路的状态对应起来。如电路的“通”与“断”，照明灯的“亮”与“暗”，晶体管的“导通”与“截止”等，均可以用

0

和1两个数码表示。二进制有0

，1两个数码，基数为2，按“逢二进一

”的规律计数。二进制数各位的位权分别为20

、21

、22

…

，它的按权展开式如下例所示。（三）十六进制二进制数的位数通常很多，不便于书写和记忆，因此引入十六进制。例如，要表示十进

制数157，若用二进制数表示为10011101，若用十六进制表示则为9D，因此在数字系统的资

料中常采用十六进制来表示二进制数。十六进制的特点如下：（1）基数是16，采用16

个数码，即

0

、1

、2

、3

、4

、5

、6

、7

、8

、9

、A

、B

、C

、D、

E

、F，其中

A～

F

表示10～

15。

（2）计数规律是“逢十六进一”，每位的位权是16

的幂，它的按权展开式如下例所示。

二、几种不同数制之间的转化（

一

）非十进制转化为十进制可以将非十进制写出其按权展开式，按十进制规律相加得出的结果，就是其对应的十进制数。（二）

十进制转化为其他进制将十进制转化为二进制的方法我们通常采用：整数部分用“除

2取余”法，具体转化步骤如下：（1）把给定的十进制数除以2，取出余数（0或1），即二进制数最低数位的数码

k0。（2）将前一步得到的商再除以2，再取出余数，即得到次低位的数码

k1。

（3）以下各步类推，直到商为0为止，最后取出的余数为二进制数最高位的数码

kn-1。

（三）

二进制与十六进制数的相互转换1.

二进制正整数转换为十六进制数将二进制数从最低位开始，每4位分为一组（最高位若数字不够可补0），每组都转换为

1位相应的十六进制数即可。（三）

二进制与十六进制数的相互转换1.

二进制正整数转换为十六进制数将二进制数从最低位开始，

每

4位分为一组（最高位若数字不够可补

0

），每组都转换为

1位相应的十六进制数即可。2.

十六进制正整数转换为二进制数将十六进制数的每一位转换为相应的

4位二进制数即可。

三、码

制在数字电路中，数码不仅可以表示数量的大小，而且能用来表示不同的事物。在后一种情况下，这些数码已不再表示数量的大小差别，而是不同事物的代号。将这些表示各种文字、符号等信息的二进制数码称为代码。表9.1

常见几种

BCD

编码

十进制数8421码余

3码2421（A）码5421码余

3循环码000000011000000000010100010100000100010110200100101001000100111300110110001100110101401000111010001000100501011000101110001100601101001110010011101701111010110110101111810001011111010111110910011100111111001010权8421

24215421（

一

）有权

BCD码1.

8421

码选取0000～

1001

表示十进制数

0～9，按自然顺序的二进制数表示对应的十进制数。它

是有权码，从高位到低位的权值依次位

8

、4

、2

、1，故称为8421

码。1010～

1111

这六种状态是不用的，称为禁用码。【例

9.9】(756)10

=(011101010110)8421BCD2.

5421

码选取0000～0100

和1000～1100

这十种状态。0101～0111

和1101～1111

为禁用码。从高位到低位的权值依次为5421，用其表示十进制。【例9.10】(100100111000)5421BCD

=(635)10（二）无权

BCD

码1.

余

3

码选取0111～

1100

这十种状态，

与8421码相比，对应相同十进制数均要多

3（

0011

），故称为余

3

码。2.

格雷码任意两个相邻的数所对应的代码之间只有一位不同，其余位都相同。

任务二

基本逻辑门电路和常见复合逻辑门知识目标掌握基本逻辑门“与

”、“或

”、“非”以及由它们构成复合逻辑门的逻辑功能和图形符号。能力目标能够辨识逻辑门电路及其功能。

素质目标培养学生探索新知识、应用新知识的能力。

思政目标鼓励学生探索不同逻辑门电路的组合方式，设计具有特定功能的复合逻辑门电路，培养他们的探索精神和创新意识。一、逻辑关系与逻辑变量逻辑关系是指事物的因果关系，即“条件”与“结果”的关系。在数字电路里，输入信

号表示“条件”，输出信号表示“结果”，我们把这样的电路称为逻辑电路。最基本的逻辑关

系有三种：与逻辑、或逻辑、非逻辑。在日常生活，我们不难发现，有很多现象往往都是对立存在的。例如，开关的闭合与断

开；灯的亮与灭；

电位的高与低；

三极管的截止与导通等等，

我们把取值只有两个（

0

和1

）、

描述两种对立的逻辑关系的变量称为逻辑变量。二、基本的逻辑门电路基本的逻辑门可由晶体管组成，这些晶体管的组合连接可以使代表两种信号的高、低电平在通过它们组成的电路之后产生高电平或者低电平的信号。高、低电平可以分别代表二进制当中的1和0

，从而实现逻辑运算。（

一

）与逻辑、与门电路及其表示方式1.

与逻辑决定某一事件的所有条件都具备时，该事件才会发生，我们把这种逻辑关系称为与逻辑

（又叫逻辑乘）。例如，开关

A

、B

断开，灯不亮；开关

A

或

B部分闭合，灯不亮；只有开关

A

、B

同时闭合的情况下，灯才亮。2.

与门电路（a）与逻辑控制电路（b）逻辑与门电路

(c)与门图形符号图9.1

与逻辑和与门3.逻辑表达式与逻辑的基本运算：0

·0

＝

0；0

·

1

＝

1

·0

＝

0；1

·

1

＝

14.

与逻辑真值表见表

9.2。与逻辑还可以用真值表表示出来。真值表是指，将逻辑变量所有的取值的组合及相应的函数值列成的表格。表

9.2

与门逻辑功能真值表

ABF000010100111从逻辑真值表，得出逻辑关系为：有0

出0，全1为1。（二）

或逻辑、或门电路及其表示方式1.

或逻辑决定某一事件的所有条件中，只要有一个或一个以上具备时，该事件就会发生，我们把这种逻辑关系称为或逻辑（又叫逻辑加）。例如，开关

A

、B

断开，灯不亮；开关

A

或

B

只要有一个闭合，灯亮。2.

或门电路（a）或逻辑控制电路

（b）逻辑或门电路

（c）或门图形符号图9.2

或逻辑和或门3.

逻辑表达式A

+

0=A

；A

+1

=A

；

A

+

A=A4.

或逻辑真值表表9.3

或门逻辑功能真值表

ABF000011101111从逻辑真值表，得出逻辑关系为：有1

出1，全

0

为

0。

（三）

非逻辑、非门电路及其表示方式1.

非逻辑决定某一事件的条件满足时，该事件不发生；反之事件发生。我们把这种逻辑关系称为非逻辑。例如，开关A断开，灯亮；开关A闭合，灯不亮。2.

非门电路

（

a）非逻辑控制电路（b）逻辑非门电路

（

c）非门图形符号图

9.3非逻辑和非门3.

逻辑表达式4.

非逻辑真值表

见表

9.4：表9.4

非门逻辑功能真值表

AF0110从逻辑真值表，得出逻辑关系为：有

0

出1，有1

出

0。

三、几种常见复合逻辑门电路基于三种基本门，有时可以根据需要把它们组合成各种复合门，实现丰富逻辑功能。常

用的有与非门、或非门、与或非门。与非门是与门和非门的组合，

先“与”后“非”；或非门

是或门与非门的组合，

先“或”后“非”；与或非门是与门、或门及非门的组合，

先“与”再

“或”最后“非”；其组合后的逻辑符号如图9.4所示。（一）复合门复合门的逻辑功能可根据基本门的逻辑功能推导得出。其对应的逻辑式为：（二）

异或门和同或门异或门和同或门也是比较常用的门电路，并有集成电路产品，图

9.5

为其逻辑符号。（a）异或门

（b）同或门图

9.5

逻辑符号（

1

）异或逻辑是指条件A

和B

中，有一个不具备，另外一个具备时，事件F发生。具有异或逻辑的电路，称为异或门。下表

9.5

为异或门的真值表。表9.5

异或门真值表

ABF000011101110从真值表中可以分析出异或门的逻辑功能，即

A

、B

输入不同时，输出为1；A

、B

输入

相同时，输出为

0

。其逻辑表达式为：（2）同或逻辑是指，条件A

和B

同时具备，或同时不具备时，事件F发生。具有同或逻辑的电路，称同或门。下表

9.6

为同或门的真值表。表9.6

同或门真值表

ABF001010100111同或门的逻辑表达式为：任务三

逻辑代数和逻辑函数的化简知识目标掌握逻辑代数的基本定律、运算顺序及化简方法。能力目标能够进行逻辑函数的简单化简。

素质目标培养学生探索新知识、应用新知识的能力。思政目标强调化简逻辑函数的过程类似于解决复杂问题的过程，需要坚持不懈的努力和团队合作的精神。通过分享成功案例和榜样人物的事迹，激励学生树立正确的人生观和价值观，培养他们的社会责任感和使命感。一、逻辑代数的基本定律研究逻辑关系的数学称为逻辑代数，它是分析与设计逻辑电路的数学工具。二、逻辑代数的运算顺序（1）先算逻辑乘，再算逻辑加，有括号时先算括号内。（2）逻辑式求反时可以不加括号。（3）先或后与的运算式，或运算要加括号。

三、逻辑函数常见的化简方法（一）并项法（二）吸收法任务四

组合逻辑电路的分析与设计

知识目标掌握组合逻辑电路的分析方法和设计步骤。

能力目标能够分析出组合逻辑电路实现的功能，并能够设计出简单的逻辑电路。素质目标培养学生的创新意识和创新能力。

思政目标通过介绍组合逻辑电路的历史背景和发展历程，特别是我国在组合逻辑电路领域的重大

突破和成就，激发学生的爱国热情和民族自豪感。一、组合逻辑电路的分析组合逻辑电路的分析是在已知电路的前提下，研究其输出与输入之间的逻辑关系，得出电路所实现的逻辑功能。具体分析步骤如下：

（1）由已知的逻辑图写出逻辑表达式。

（2）将逻辑表达式进行化简成最简形式。

（3）用最简表达式列出真值表。

（4）根据真值表和表达式分析出其逻辑功能。

【例9.15】试分析图

9.6所示电路的逻辑功能。列真值表：将

A

、B分别用0

和1代入最简式，根据运算规律计算出结果并列出真值表，见表9.7。表9.7

异或门真值表

ABF000011101110即

A

、B输入相同，输出为

0；A

、B输入不同，输出为1

，则称其为异或门电路。二、组合逻辑电路的设计在实际工作中，会遇见一类问题，要利用门电路组成符合要求的逻辑电路，这不仅要求

电路的逻辑功能正确，还要节省元件，这就是组合逻辑电路的设计。一般的设计步骤如下：（1）对照命题要求进行分析，找出该逻辑问题的输入变量和输出函数，并作出逻辑规定。（2）根据输入变量不同取值和输出状态间对应关系列出真值表。（3）根据真值表写出逻辑表达式，并将逻辑表达式进行化简。

【例9.16】设计一个故障指示电路，要求满足以下条件:（1）两台电动机同时工作，绿灯亮；（2）其中一台电动机发生故障，则亮红灯；（3）两台电动机都有故障，则亮红灯。输入输出ABGYR00100010101001011010解：

分析题目可得，本题中有输入变量两个，输出函数三个。（

1）设两台机器为

A

、B，有故障为“1

”，反之为“0

”；输出函数G

、Y、R

分别代表绿灯、黄灯和红灯，灯亮为“1

”，反之为“0

”。（

2）根据题目叙述的三种情况列出真值表。见表

9.8

表

9.8【例

9.17】

设计一个楼梯开关的控制逻辑电路，

以控制楼梯灯，

使之在上楼前用楼下

开关开灯，上楼后用楼上开关关灯；或者在下楼前用楼上开关开灯，下楼后再用楼下开关

关灯。解：（1）由逻辑要求列出真值表。设楼上开关为

A，楼下开关为

B，灯泡为

F，并假设

A、B

闭合时为1，断开时为0

，F＝

1表示灯亮，

F＝0表示灯灭。根据逻辑要求列出的真值表，见表

9.9。表

9.9

真值表

ABF000011101110（

2）由真值表可直接写出逻辑表达式：（

3）由逻辑表达式画逻辑电路图，如图

9.12所示。在实际应用时，可用两个单刀双掷开关完成这一逻辑功能。三、常见的组合逻辑电路不少组合逻辑电路在各类数字电路系统中经常被大量使用。为了方便，已将这些电路的

设计标准化，并由厂家制成了中、小规模单片集成电路产品，包括编码器、译码器、数字选

择器、数值比较器等。这些集成电路具有通用性强、兼容性好、功耗小、工作稳定等优点。下面介绍几种常见的组合逻辑电路。（

一

）半加器半加器（半加就是只求本位的和，暂不管低位送来的进位数）的逻辑状态表

9.10：表9.10

半加器逻辑状态表

ABCS0000010110011110

其中，A

和

B

是相加的两个数，S

是半加和数，C

是进位数。由逻辑状态表可写出逻辑式：由逻辑式就可画出逻辑图，如下图

9.9（a）和（b）所示，由一个“异或”门和一个“与”

门组成。半加器是一种组合逻辑电路，其图形符号如下图（c）所示。（二）全加器当多位数相加时，半加器可用于最低位求和，并给出进位数。第二位的相加有两个待加数Ai和Bi

，还有一个来自前面低位送来的进位数Ci-1。这三个数相加，得出本位和数（全加和数）Si和进位数Ci这种就是“全加”，下表为全加器的逻辑状态表

9.11。表9.11

全加器逻辑状态表AiBiCi-1CiSi0000000101010010111010001101101101011111全加器可用两个半加器和一个“或”门组成。见图

9.10。如上图（a）所示。

Ai

和Bi在第一个半加器中相加，得出的结果再和

Ci-1

在第二个半加器中相加，即得出全加和Si

。两个半加器的进位数通过或门输出作为本位的进位数Ci

。全加器也是一种组合逻辑电路，其图形符号如上图

9.10（b）所示。（三）编码器在数字系统中，常常要把某种具有特定意义的输入信号（如数字、字符或某种控制信号

等）编成相应的若干位二进制代码来处理，这一过程称为编码。能够实现编码的电路称为编码器。1.

二-十进制（BCD

）编码器图9.11是一种常用的二-十进制编码器。它通过十个按键将十进制数信息输入，从输出端A、

B

、C、D输出相应的二进制代码，这里输出的代码采用8421BCD

码，故又称8421编码器。代表十进制数

0~9

的十个按键未按下时，四个与非门的输入都是高电平，按下后因接地

变为低电平。四个与非门的输出端

A

、B

、C、D

即为编码器的输出端。输出与输入之间的编码关系如表9.12所示。表9.12

8421

编码器真值表输

入输

出十进制数DCBA0（I0

）00001（I1

）00012（I2

）00103（I3

）00114（I4

）01005（I5

）01016（I6

）01107（I7

）01118（I8

）10009（I9）1001由表

9.12

编码器真值表及图

9.11

编码器逻辑图都可写出输出与输入之间关系的逻辑式为：2.

优先编码器表9.13

优先编码器CT1147

的真值表四、译码器译码器是一种能把二进制代码转换成特定信息的组合电路。译码是编码的逆过程，编码是将某种信号或十进制的十个数码（输入）编成二进制代码（输出）；译码是将二进制代码（输入）按其编码时的原意翻译成对应的信号或十进制数码（输出）。（

一

）二进制译码器如果译码器输入的信号是两位二进制数，它就有四种组合，对应着四种信息，即

00、01、10

、11，也就是说它有两个逻辑变量，共有四种输出状态。变换成信息时，就需要译码器有2根输入线，4根输出线，如图9.12

所示。图9.12

2

线－4

线译码器逻辑电路图表9.14

2

线－4

线译码器逻辑状态表

输

入输

出SA1A0Y0Y1Y2Y31××11110000111001101101011010111110一般来说，一个

n位的二进制数，就有n个逻辑变量，有2n个输出状态，译码器就需要n

根输入线，2n根输出线。（二）

显示译码器在数字电路中，还常常要将需要测量和运算的结果直接用十进制数的形式显示出来，这

就是要把二—十进制代码，通过显示译码器变换成输出信号再去驱动数码显示器。译码显示电路由显示译码器、驱动器和显示器组成。1.

数码显示器数码显示器简称数码管，是用来显示数字、文字或符号的器件。下面以应用较多的

LED显示器为例简述数字显示的原理，如图

9.13所示。半导体发光二极管数码管的实质是由7个条状发光二极管排成“8

”字形，加上小数点“.

”构成。按驱动方式半导体二极管可分为共阴、共阳两种，如图

9.13所示。使用时，点亮不同段发光，能显示0～

9

十个数字。（a）

（b）共阴

（

c）共阳图9.13

七段发光二极管结构示意图注意：使用共阴接法时，“共”段接地，a～

g各端应接输出高电平有效的显示译码器，使用共阳接法时，“共”段接＋

VCC

，a～g各端应接输出低电平有效的显示译码器，这样才能

显示

0～

9

十个数字。2.

显示译码器能使数码管显示数，首先要将代码“翻译”出来，然后经驱动电路点亮对应显示段。显

示译码器是完成这一任务的器件。供

LED

数码显示器用的显示译码器有多种型号可供选用。

显示译码器有四个输入端，七个输出端，它将8421

代码译成七个输出信号以驱动七段LED

显示器。下面以74LS48七段译码器为例，来说明一下显示译码器的工作原理。七段显示译码器74LS48输出高电平有效，用以驱动共阴极

LED

数码管。下图

9.14

为其图形符号与引脚图。图9.14

74

LS48

七段译码器小

结（1）十进制数和数字电路中二进制、十六进制及BCD码的相互转化，二进制、十六进制数转成十进制可利用按权展开式并将各项相加的方法求值；十进制整数转化成二进制、十六进制可利用“除2取余法

”。（2）逻辑代数用来描述逻辑关系，反映逻辑变量运算规律，其逻辑变量具有二值性，即能取

0和1两个值。基本的逻辑关系有与逻辑、或逻辑、非逻辑。有这三种逻辑关系的电路分别称为与门、或门、非门，是三种最基本的逻辑门。它们可组成与非门、或非门、异或门

等复合门的逻辑功能。（3）逻辑代数中包含了许多基本定律、基本公式。逻辑代数是分析和设计逻辑电路的主要工具，应熟练掌握逻辑代数的运算规则和定律，并能灵活运用其化简。（4）组合逻辑电路的分析步骤可简化为“图

→式（简）

→表→

功能”；组合逻辑电

路的设计步骤可简化为“功能→表→式（简）

→

图”。应掌握分析和设计的过程。（5）编码器的功能是将信息编成二进制代码。而译码器的功能是将二进制代码译为信息。

应了解优先编码器、显示译码器和

LED

数字显示器的工作原理。项目十

时序逻辑电路

校训：志存高远

技能报国【任务导入】

数字系统中常用的各种数字电路，根据原理分为两大类：组合逻辑电路和时序逻辑电路。时序逻辑电路与组合逻辑电路不同，它的特点是：任何时刻的输出状态不仅与当时的输入状态有关，还与电路原来状态有关。时序逻辑电路简称为时序电路，它一般由组合逻辑门电路和存储电路组成，其中常见的存储电路由触发器构成。【教学目标】知识目标

（1）掌握RS、JK、D、T型几种常见类型触发器的逻辑符号、逻辑功能以及能够分析和实现不同功能触发器之间相互转换。（2）掌握寄存器的功能及工作原理。（3）掌握二进制计数器、十进制计数器的工作原理，理解同步计数器和异步计数器的区别。（4）了解计数器的应用。

能力目标

（1）会利用触发器相关知识分析和实现不同功能触发器之间的相互转换。（2）掌握时序逻辑电路的分析方法和步骤，能分析简单的电路。（3）会利用触发器相关知识设计简单的功能电路。素质目标

（1）通过本章学习培养学生的逻辑分析能力。（2）通过本章学习培养学生运用相关知识解决实际问题的能力。思政目标

引导学生关注时序逻辑电路在日常生活中的应用实例，如智能手机中的定时器、闹钟功能，智能家居系统中的自动化控制等，让学生意识到所学知识的实际应用价值。通过分析时序逻辑电路在智能家居等领域的应用，引导学生认识到科技进步对于改善人们生活质量的重要性。培养学生的社会责任感，鼓励他们为强国建设贡献自己的力量。

重难点

（1）RS、JK、D、T型几种类型触发器的逻辑符号、逻辑功能及工作原理。（2）寄存器的功能和工作原理。（3）计数器的功能和工作原理。

任务一

基本RS触发器知识目标

（1）掌握触发器的重要特征。（2）了解基本RS触发器的电路结构、工作原理及应用，掌握其逻辑符号、逻辑功能。（3）理解同步RS触发器的电路结构、工作原理及逻辑功能。能力目标

通过逻辑功能分析，培养学生采用逻辑思维方法，能够自主分析触发器功能。素质目标

培养学生逻辑分析和推理的能力。思政目标

通过介绍基本RS触发器在数字电路中的应用实例，如计数器、分频器等，激发学生对触发器技术的兴趣和探索欲望。鼓励他们深入探究触发器的更多应用场景和可能性。重难点

（1）触发器的重要特征。（2）基本RS触发器的结构、逻辑符号、工作原理及逻辑功能。一、基本RS触发器

（一）与非门组成的基本RS触发器1.电路的组成

如图所示，电路由两个与非门交叉连接组成基本RS触发器。

、

是两个触发器的输入端，

、

表示触发信号低电平有效，也就是两端没有加触发信号时处于高电平，加触发信号时变为低电平。Q、

为触发器的两个互补输出端，通常规定以Q端的状态作为触发器的状态。当输出端Q＝1时，称为触发态的1态，简称1态；Q＝0时，称为触发器的0态，简称0态。

输入端的小圆圈表示触发信号为低电平有效2.工作原理根据“与非”门的逻辑关系，只要有一个输入端为低电平，输出就是高电平（即见0得1），只有所有输入端均为高电平时，输出才是低电平（即全1得0）。依据这一逻辑关系分析基本RS触发器的工作原理如下:（1）当==1时，由于基本RS触发器输入低电平有效，即相当于无信号输入，此时触发器保持原输出状态不变。（2）当=1、=0(即在S端加有低电平触发信号)时，Q=1,G2门输入全为1，=0,触发器被置成1状态。（3）当=0、=1(即在R端加有低电平触发信号)时，=1,G1门输入全为1，Q=0,触发器被置成0状态。（4）当=0、=0(即在R、S端同时加有低电平触发信号)时，G1和G2门的输出都为高电平,即Q==1,这不符合Q和

为互补状态,既不是1状态,也不是0状态,在RS触发器中是不允许的，这种状态是不稳定的，我们称之为不定状态。

功能

00010不定不允许1

0100置01

1001置11

11

0

0保持（2）特性方程式中RS=0为约束条件，表示

和

不能同时为0，即R和S不能同时为1。3.逻辑功能（1）状态转换特性表（3）时序图时序图可以直观、形象地显示触发器的输入与输出之间关系。（4）状态转换图（二）或非门组成的基本RS触发器RS功能

00010不定不允许1

0100置01

1001置11

11

0

0保持（三）基本RS触发器的应用举例

如图所示为利用基本RS触发器消除抖动的电路。若用普通的机械开关，由于按点金属片有弹性，在按下时触点会发生抖动，使输出信号不稳定；接上基本RS触发器后，当开关SW由

端扳向

端时，触发器输入端=0,=1，触发器状态置1。即使Sw多次抖动使S在0和1两种状态变化，但==1和=0,=1都能使输出置1，确保输出端为1。同理当开关Sw由

端扳向

端时，触发器输入端

=0，=1，触发器状态置0。即使Sw多次抖动使

在0和1两种状态变化，但==1，=0,=1都能使输出置0，确保输出端为0。二、同步RS触发器1.电路的组成

图中G1和G2组成基本RS触发器，G3和G4组成输入控制门电路。CP是时钟脉冲信号，高电平有效，即CP为高电平时，输出状态可以改变，CP为低电平时，触发器保持原状态不变。

2.

逻辑功能(1)当CP=0时，G3、G4门被封锁，输出均为1，此时R、S端的输入不起作用，所以触发器保持原状态不变。（2）当CP=1即同步时钟脉冲上升沿到来时，G3、G4门打开，G3输出等于,

G4输出等于,触发器按照基本RS触发器的规律变化。3.基本特点

在钟控同步RS触发器中，通常还设有直接置1或置0端，用

、

表示，只在时钟脉冲工作前使用，而在时钟脉冲工作过程中是不用的，此时应将其悬空或接高电平。（设触发器的初态为0）CPQnRSQn+1说明0×××Qn锁定保持10

000保持Qn+1=Qn10010011置“1”Qn+1=110110100置“0”Qn+1=011000111

不定态

1

111

同步RS触发器特性表

同步RS触发器时序图

任务二

常用集成触发器知识目标

（1）了解常用集成触发器的种类；（2）掌握常用集成触发器的逻辑符号及逻辑功能；（3）了解触发器的相互转换。能力目标

通过逻辑功能分析，培养学生采用逻辑思维方法能够自主分析电路的能力。素质目标

通过几种常用触发器的学习，培养学生问题解决的能力。思政目标

集成触发器的出现是技术创新的结果，它解决了传统触发器在集成度、速度、可靠性等方面的不足。强调创新在科技进步中的核心地位，鼓励学生勇于探索、敢于创新。重难点

常用集成触发器的逻辑符号及逻辑功能分析。一、JK触发器1.逻辑符号2.逻辑功能当CP=0时，触发器保持原来状态。当CP=1时，触发器还是保持原来状态。当CP为上升沿时，触发器仍保持原来状态不变。当CP为下降沿时，触发器根据J、K端的输入信号变化。当J＝K＝0时，触发器的状态保持不变，即Qn+1＝Qn，当J＝0、K＝1时，触发器置0；当J＝1，K＝0时触发器置1；当J＝K＝1时，触发器的状态和原状态相反，即Qn+1＝

，触发器的状态翻转。3.特性表4.特性方程5.时序图

设触发器Q的初态为06.状态转换图二、D触发器1.逻辑符号2.逻辑功能当CP=0、1、下降沿时，触发器保持原来状态。当CP上升沿到来的时刻，触发器的状态才会发生变化。若D＝0，触发器的状态将被置0；若D＝1，触发器的状态将被置1。

3.特性表4.特性方程

5.时序图

设触发器Q的初态为06.状态转换图三、T触发器1.逻辑符号

2.功能逻辑当控制端T＝0时，相当于J＝K＝0时情况，每来一个时钟脉冲，触发器保持原状态不变。当控制端T＝1时，则相当于上述J＝K＝1的情况,每来一个时钟脉冲，触发器要翻转一次。3.特性表4.时序图

设触发器Q的初态为0四、触发器的转换1.JK触发器转换成T和Tʹ触发器在JK触发器中若令J＝K＝T，即转换成T触发器；令J＝K＝T＝1即转换成Tʹ

触发器。2.D触发器转换成T和T＇触发器在D触发器中若令D＝Tn＋TQn

可转换成T触发器；令D＝

n

可转换成图Tʹ触发器。

任务三寄存器知识目标

（1）了解寄存器的作用。

（2）理解寄存器的工作原理。

（3）掌握寄存器的分类和功能。能力目标

通过逻辑功能分析，培养学生采用逻辑思维的方法，能够自主分析电路。素质目标

通过寄存器相关知识学习，培养学生逻辑思维及解决问题的能力。思政目标

利用寄存器实现具有中国古典图案的LED灯显示等。通过实践操作，让学生亲身体验传统文化与现代技术的结合之美。增强学生的动手能力和创新思维，同时加深他们对传统文化的认识和热爱。重难点

（1）寄存器的分类及工作原理。（2）寄存器的功能分析及应用。一、数码寄存器1.工作原理

若要将四位二进制数数码为D0D1D2D3＝1101存入寄存器中，只要在时钟脉冲CP输入端加时钟脉冲。当CP上升沿出现时，四个触发器的输出端Q0Q1Q2Q3＝D0D1D2D3＝1101，于是这四位二进制数码便同时存入四个触发器中，当外部电路需要这组数据时，可从Q0Q1Q2Q3端读出。这种数码寄存器称为并行输入、并行输出数码寄存器。2.集成数码寄存器

将构成寄存器的各个触发器及有关控制逻辑门集成在一个芯片上，就可以得到集成数码寄存器。

下面以八D锁存器74HC373为例说明寄存器的应用，如图所示为74HC373用于单片机数据总线中的多路数据选通电路。由器件手册可知，74HC373具有使能（LE）和输出控制（

）功能，当输出控制端

为高电平时，74HC373输出呈高阻状态；当输出控制端

为低电平且使能端LE为高电平时，输入数据便能传输到数据总线上；当输出控制端

为低电平且使能端LE为低电平时，74HC373锁存在这之前已建立的数据状态。

电路中的8位数据总线（D7~D0)上挂接了8个74HC373，它们的LE端并接在一起，

端接到了三线-八线译码器74HC138上。给LE端一个正的窄脉冲，各组的数据被分别写入各自的寄存器中。但是，如果

端为高电平，所有输出端均被强制为高阻态，数据不送到8位数据总路上。

当译码器轮流给各寄存器的

端一个负脉冲时，各寄存器的数据就按顺序传送到8位数据总线上，由CPU读取。这样只要使用8根数据总线就可以获得8n（n为寄存器的个数）数据，大大简化了电路，因此在单片机系统中得到了广泛应用。二、移位寄存器1.单向移位寄存器

根据D触发器的逻辑功能Qn+1=D，可知每当移位脉冲上升沿到达时，输入数码移入触发器F，同时每个触发器的状态也右移给相邻的一位触发器，这种输入方式称为串行输入。假设串行输入数码为“1011”，那么在移位脉冲作用下，移位寄存器中数码的右移时序图如图所示。2.双向移位寄存器

集成移位寄存器74LS194是一种典型的中规模四位双向移位寄存器。图中是74LS194的逻辑符号和引脚排列图。在其控制端加不同的电平，可实现左移、右移、并行置数、保持存数和清“0”等多种功能。其中A、B、C、D为并行数据输入端；DSL．DSR分别为左移和右移串行数据输入端。CP为移位脉冲输入端。为异步清“0”端。QA、QB、QC、QD为并行数据输出端，S1、S0为工作方式控制端。三、移位寄存器的应用

以移位寄存器为主体可构成移位型计数器。它是将单同移位寄存器的串行输入端和串行输出端相连，构成一个闭合的环。环形计数器计数时，必须利用置“1”和清“0”端设置计数器初态，且每个触发器的初态不能完全相同。环形计数器的进制数N和移位寄存器内触发器个数n相等。图中是用74LS194构成的四位环形计数器，S1S0＝01表明寄存器工作在右移方式，即在时钟脉冲作用下，DSR→QA→QB→QC→QD→DSR循环移位，该电路称为移位寄存器型计数器，即四位环形计数器。

如图所示为一个用74LS194构成的四相脉冲序列发生器，图中CP端接单负脉冲，CP端输入连续脉冲。

当启动信号端CP输入一个低电平脉冲时，使与非门G1输出为1，此时S1=S0=1时，移位寄存器并行输入数据，QAQBQCQD=ABCD=0111。启动信号撤除后，由于寄存器输出端QA=0，使与非门G2的输出为1，此时G1门由于两个输入端同时为1而输出为0，则S1=0．S0=1时，移位寄存器在CP脉冲作用下进行右移操作。因为此时DSR=QD=1，所以最低位不断送入1，QD=0时，最低位送入0。所以，在移位过程中，与非门G2的输入端总有一个为0，因而总能保持G2的输出为1，从而使与非门G1的输出为0，维持S1=0、S0=1，右移不断进行下去。右移位情况如表所示，由此可见，电路可按固定的时序输出低电平脉冲。脉冲序号

右移DSR输

出

QA

QB

QC

QD

110111211011311101401110510111波形图如图所示

任务四计数器知识目标

（1）了解计数器的作用；（2）理解计数器的工作原理；（3）掌握计数器的分类和功能。能力目标

通过电路原理分析，培养学生采用逻辑思维方法，能够自主分析电路。素质目标

通过计数器相关知识学习，培养学生应用相关知识解决问题的能力。思政目标

教师可以通过讲解计数器在计时、提醒等方面的功能，引导学生认识到合理规划时间的重要性；同时，结合传统文化中的“惜时如金”、“一寸光阴一寸金”等观念，教育学生珍惜时间、勤奋学习、自律自强。

重难点

（1）计数器的分类及工作原理。

（2）计数器的功能分析及应用。一、异步计数器（1）异步二进制加法计数器

计数脉冲由时钟端CP输入，J、K端置1，由于JK触发器属于脉冲下降沿触发，因此由Q端输出进位脉冲。各触发器的置“0”端RD

连接在一起，计数器在开始工作之前，一般在RD端输入负脉冲，使计数器置于000状态，简称为清零。计数脉冲由CP端输入，每输入一个计数脉冲，最低位触发器总是改变一次状态，即按Qn+1＝Qn

翻转。

当输入第一个脉冲时，触发器F0

状态由“0”翻转为“1”状态，Q0

端输出正跳变，对F1

触发器不起作用，计数器处于001状态。

当输入第二个脉冲时，F0

触发器由“1”变为，Q端输出负跳变，从CP端输入使F1

翻转，F1

由“0”翻转为“1”，对F2

不起作用，因此计数器状态为010。

由此可知，当任何一位触发器从“1”变为“0”时，产生的负跳变，都使高一位的触发器翻转，所以F0翻转两次F1才翻转一次。同理F1每翻转两次，F2翻转一次。计数电路的Q端状态变化，与三位二进制数码逢二进位的递加情况相符。下图中（a）图为计数器状态图

，（b）图为计数器时序图。2.异步二进制减法计数器

如图所示为用JK触发器构成的异步四位二进制减法计数器，根据二进制减法计数规则，若低位触发器原为0”态，从这一位减去“1”时，则本位应变为“1”，同时向高一位触发器发出借位信号，并使高位翻转，这样借位信号总是发生在每一位触发器由“0”变“1”时。于是，可以把借位信号作为高一位触发器的CP信号。

在输入第一个脉冲时，触发器F0翻转由“0”变为“1”，

0产生由“1”到“0”的负跳变，借位信号触发F1，F1

翻转由“0”变为“1”，

1

触发F2，F2由“0”变为“1”，

2

触发F3，F3

由“0”变为“1”，所以计数电路处于“1111”状态。

当输入第二个脉冲时，F0翻转由“1”变为“0”，

0则由“0”变“1”为正跳变，对F1

不起作用，所以计数器状态为“1110”。当计数脉冲继续输入时，计数器各触发器的状态按二进制递减的方式进行，直到第16个脉冲输入后，计数器的数全部减完，恢复为0000状态，在第17个脉冲到来，又开始新的计数周期。

3.异步N进制计数器

计数器除了二进制外，在实际工作中，往往还需要十进制等其他计数器。例如，时钟秒、分、小时之间的关系或工业生产线上产品包装个数的控制等，我们把这些计数器称为N进制计数器。异步N进制计数器的构成方式也是在二进制计数器的基础上，利用一定的方法跳过多余的状态后实现的。例如，五进制计数器可以用三个触发器组成。二、同步计数器1、同步十进制加法计数器

同步十进制加法计数器电路图

（3）根据状态方程，作出状态转移表

由状态转移特性表可看出计数器状态的转换规律。在这里计数器实际上只使用了0000～1001十

种状态，并且电路是按8421编码同步递增的方式进行计数的。从表中可知，进位信号在计数状态为1001（第9个脉冲）变成了高电平。而第10个脉冲下降沿到来时，C0

从“1”变为“0”，即发出进位信号，完成逢十进一的功能，使高位计数器取得进位信号触发翻转。2.有效状态、无效状态和自启动

编码时使用了的代码状态叫作有效状态，反之，没有使用的状态就称为无效状态。上表中1010～1111是无效的，因为8421编码中未使用。

电路因为某种