电子技术项目教程Proteus版课件-项目九

电路设计：演示及原理分析：

数字逻辑电路通常分为组合逻辑电路和时序逻辑电路两大类。时序逻辑电路主要由存储电路（触发器）和组合逻辑电路两部分组成。按其工作方式不同，时序逻辑电路又分为同步时序逻辑电路和异步时序逻辑电路。同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。

异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。

本章重点介绍同步时序逻辑电路的分析方法，以及常用集成时序逻辑电路计数器原理与应用。9.1.1时序逻辑电路概述9.1.2同步时序电路的分析1、分析步骤：（1）.认清电路根据给定的同步时序电路，明确电路的各个组成部分，并确定输入信号和输出信号。（2）.列出方程

1）输出方程。同步时序电路的输出逻辑表达式。

2）驱动方程。各触发器输入端的逻辑表达式。

3）状态方程。将驱动方程代入相应触发器的特性方程中，便可得到该触发器的次态方程。所有次态方程组合而成的方程组称为同步时序电路的状态方程。

（3）.画出状态转换真值表将触发器的现态和外部输入信号的各种取值组合，代入状态方程、输出方程，求出相应的次态和输出。将外部输入信号、现态、次态和输出用表格的形式列出，即为同步时序电路的状态转换真值表。

输入X现态Qn次态Qn+1输出Z0011010101100001①输出方程：②驱动方程：③状态方程：（5）.逻辑功能说明根据上述分析结果作出时序图，或用文字描述来说明电路的逻辑功能。

（4）.画出状态图根据状态转换真值表，可画出该同步时序电路的状态图。

2、实例分析：

计数器是一种应用十分广泛的、对输入脉冲进行计数的时序逻辑电路。

计数器的种类很多。按其工作方式可分为同步计数器和异步计数器；按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；按其功能可分为加法计数器、减法计数器和加/减可逆计数器等。计数器所能记忆的时钟脉冲个数M（容量）称为计数器的模。对于二进制计数器M=2n。一个触发器可以表示1位二进制数，表示n位二进制数需要用n个触发器。（1）分清电路根据已知时序电路，明确电路的各个部分，并确定输入信号和输出信号。输入信号：CP（U1:A）输出信号：Q2、Q1、Q0（2）列出3个方程

3个方程分别是输出方程、驱动方程和状态方程。写出各触发器的驱动方程：写出触发器状态方程：JK触发器的特征方程是，将各触发器的驱动方程代入其中，列出各触发器状态方程。（3）状态真值表由上述各方程，列出状态转换真值表，将外界输入信号和触发器的现态均作为时序电路的输入信号，根据各触发器的状态方程，得到状态迁移状况。用表列出，即为状态转换真值表。（4）状态图根据状态转换真值表可得到该时序电路的状态转换图。（5）功能描述根据上述的结果作出时序图（波形图）或作文字描述。从状态转换真值表和状态图可以看出，该电路就是一个模8同步计数器，也是逢八进一的计数器。

9.1.3常用的集成计数器

集成计数器产品种类繁多，如同步十进制计数器74LS160、74LS162；4位同步二进制计数器74LS161、74LS163；同步十进制加/减计数器74LS190；4位同步二进制加/减计数器74LS191、74LS193，等等。74LS160是中规模集成同步十进制加法计数器，具有异步清零和同步预置数的功能。74LS160引脚如下图所示。1．74LS160引脚功能（1）CLK：时钟输入端（2）Q0-Q3：输出端（3）：异步清零端（低电平有效）（5）D0-D3：并行输入数据端（4）：同步并行置入端（低电平有效）（6）ENP：计数控制端（7）ENT：计数控制端（8）RCO：进位输出端2．74LS160功能表

74LS160的功能如下表所示。分析一位计分器的工作原理3．74LS160应用（构成其它进制计数器）常见的集成计数器，一般为二进制（多位二进制）和十进制计数器，若用一个十进制计数器构成任意进制（<10），通常采用以下两种方法。（1）反馈清零法反馈清零法是将原为M进制的计数器，利用计数器的清零端。当计数器从初始置零状态计入N个计数脉冲后，将N的二进制状态反馈至清零端，使计数器强制清零、复位，再开始下一计数循环。计数器跳过（M-N）个状态，得到N进制计数器（M>N）。举例：利用反馈清零法构成的一位（0-3）计分显示电路

（2）反馈置数法反馈置数法是将原为M进制的计数器，利用计数器的预置数端。当计数器从初始状态计入N-1个计数脉冲后，将N-1的二进制状态反馈至置数端，当下一个计数脉冲输入时，使计数器输出等于预置数，再开始下一计数循环。计数器跳过（M-N）个状态，得到N进制计数器（M>N）。说明：计数器清零端、置数均有异步、同步之分，通过大量实践发现，在利用反馈清零法和反馈置数法实现N进制计数器时，如果计数器为异步清零或异步置数，实现N进制计数器，则将N的二进制状态反馈至清零端或置数端；如果计数器为同步清零或同步置数，实现N进制计数器，则将N-1的二进制状态反馈至清零端或置数端。利用反馈置数法构成的一位（0-5）计分器

举例：指出，设计（一清零二置数）工作任务：利用两个74LS160同步十进制加法计数器来制作一个二位球赛计分器。要求使用一个手动计数按钮，实现00～99的计数，并且通过74LS48驱动共阴数码管显示计数结果。

9.2二位球赛计分器

构成、演示认识计数器级联

计数器的级联，在许多地方都有应用。只要存在两位及以上的显示电路，都存在计数器的级联问题。在多级显示电路中，每位的译码、显示电路完全相同，只有计数器存在低位向高位进位的级联问题。学会了计数器的级联，多位显示电路的关键连接也就解决了。把集成计数器级联起来扩展容量，一般都设置有级联用的输入端和输出端，只要正确把它们连接起来，便可得到容量更大的计数器。例如，如果把一个N1进制和一个N2进制计数器级联起来，便可构成N=N1×N2进制计数器。多片集成计数器级联方式有串行进位式和并行进位式两种。接成串行进位式（N=N1×N2）串行进位式特点：外加时钟接入低位计数器的时钟输入端，低位计数器进位输出端作为高位计数器的时钟信号。原理2．接成并行进位式（N=N1×N2）并行进位式特点：外加时钟同时接各片计数器的时钟输入端，各片计数器同时工作；用低位计数器进位信号控制高位计数器的计数控制输入端ENP、ENT，只有低位有效进位信号送达后，高位计数器才能开始工作。分析例子原理

（N<N1×N2）(清零和置数法)

用两片74LS160和门电路构成24进制计数器，要求译码显示，并显示数字为00-23的循环。（1）采用反馈清零法实现（接成并行进位式）原理演示（2）采用反馈置数法实现（接成并行进位式）60进制两种方法练习原理演示

9.3交通灯倒计时控制与实现

工作任务：利用两个74LS192同步十进制可逆计数器来制作一个交通灯倒计时控制电路。要求使用脉冲信号发生器，实现99～00的计数，并且通过74LS48驱动共阴数码管显示计数结果。构成、原理、演示认识74LS192

74LS192是中规模集成同步十进制可逆计数器，具有加法计数和减法计数双功能，分别由加法计数脉冲和减法计数脉冲控制，并具有异步清零和异步预置数功能。74LS192引脚如图4-20所示。1．74LS192引脚功能（1）UP：加计数端（2）DN：减计数端（3）Q0-Q3：数据输出端（4）MR：清零端（5）：置数端（6）D0-D3：计数器输入端（7）：非同步进位输出端（8）：非同步借位输出端2．74LS192功能表74LS192的功能如表4-2所示。十进制加减法计数器八进制加减法计数器一百进制加减法计数器31进制加减法计数器技能拓展：异步计数器应用-基于74LS90的一位计数显示电路

认识74LS90

74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，是一种中规模二一五进制计数器，它由一个二进制计数器和一个五进制计数器构成。74LS192引脚如图4-21所示。1．74LS90引脚功能（1）直接清零：当R0（1）＝R0（2）＝1，R9（1）＝R9（2）＝0时，各触发器同时清零，计数器实现异步清零功能。（2）异步置9：当R9（1）＝R9（2）＝1，可使计数器实现异步置9的功能，根据芯片外围电路连接不同，又有8421和5421之分。（3）计数：当R0（1）＝R0（2）＝0，R9（1）＝R9（2）＝0，根据

CKA、CKB不同的接法，对输入计数脉冲可进行二－五－十进制计数。若在CKA端输入计数脉冲，Q0作为输出，可实现一位二进制计数（即模2计数）功能。若在CKB端输入计数脉冲，Q3Q2Q1作为输出，即可实现五进制计数的功能。若在CKA端输入计数脉冲，并将Q0和CKB连接，Q3Q2Q1Q0输出，其中Q3最高位，Q0最低位，则可实现8421BCD码计数器的功能。若在CKB端输入计数脉冲，并将Q3和C