异质异构集成封装技术 课件汇 1- 12 异质异构集成封装技术概述 -先进封装的可靠性与失效分析

异质异构集成封装技术概述一、集成电路的发展二、封装技术的发展三、集成系统与异质异构集成封装01集成电路的发展集成电路的发展历程晶体管的诞生：1947年，历史性的发明集成电路的提出：1958年，JackKilby与RobertNoyce分别独立地提出摩尔定律的预言:1965年，戈登·摩尔微处理器的问世:1971年，Intel推出了全球首款商用微处理器Intel4004CMOS技术的广泛应用:20世纪80年代数字革命的兴起:进入20世纪90年代多核处理器的兴起：21世纪初三维集成电路的探索：21世纪10年代，3DIC先进制程技术的突破：近年来，3nm等先进制程大算力芯片需求的激增：当前，随着GAI技术的蓬勃发展，高性能计算芯片的需求急剧增加集成电路发展面临的挑战随着制程节点向3nm以下推进，晶体管尺寸已逐渐逼近物理极限。原子层级的量子效应与工艺波动带来显著挑战，制造单位面积集成电路的成本迅速攀升。技术与经济的双重压力，使得仅依靠尺寸微缩来延续摩尔定律的道路日益艰难02封装技术的发展IC封装功能将集成电路芯片或裸芯放置在外部保护性壳体内的过程传统封装到先进封装传统封装主要是指先将晶圆切割成单个芯片再进行封装的工艺，利用引线框架作为载体，采用引线键合互连的形式进行封装，主要包括DIP、SOP、SOT、TO、QFP等封装形式。先进封装主要是采用键合互连并利用封装基板来实现的封装技术，应用先进的设计思路和先进的集成工艺，对芯片进行封装级重构，主要包括倒装芯片(FC)封装、晶圆级封装(WLP)、2.5D封装、3D封装等。传统封装到先进封装先进封装技术的发展先进封装技术的发展主要呈现两大趋势：①向晶圆级封装演进，直接在晶圆上实施封装工艺；②向系统级封装迈进，将处理器、存储器等芯片以及电容、电阻等元件集成于同一基板上，从而减小模块体积，增强芯片系统的整体功能性与灵活性。先进封装技术发展的核心要素涵盖了Bump（凸点）、RDL（重布线层）技术、Wafer（晶圆）技术以及TSV（硅通孔）技术等03集成系统与异质异构集成封装技术集成系统的概念集成系统（IntegratedSystems，IS）是指将多个功能模块或单元整合在一个芯片或封装内，以实现复杂的电子系统功能。与传统的单一硬件或软件产品有着显著区别，它是通过将多种不同工艺、材料和尺度的组件整合在一起，以实现特定的复杂功能或解决复杂问题的系统异质异构集成封装异质异构集成封装（HeterogeneousIntegrationPackaging）技术是一种前沿且先进的封装技术，其核心在于将源自不同工艺节点、材料体系及功能领域的多种组件集成于单一封装体内，旨在达成复杂的系统功能并优化整体性能感谢观看异质异构集成封装设计二、封装设计基础三、封装结构设计四、封装中的电性能分析一、封装设计概述五、封装中的热性能分析六、封装中的机械性能分析01封装设计概述封装设计通过合理的电路布局、布线和材料选择，实现内部芯片与外部电路的高效连接，确保封装后的元器件能够满足系统的电学性能要求。封装设计信号完整性、电源完整性和电磁干扰在电子系统中是相互影响的信号完整性电源完整性电磁干扰电磁耦合电磁耦合辐射电源噪声耦合面向系统性能的设计02封装设计基础封装设计工具常用的设计和仿真工具包括EDA工具、电气仿真工具、热与机械仿真工具等。这些工具各有其专长，通过合理选择和组合，可以覆盖集成电路封装设计的各个方面封装设计基本流程封装设计的基本流程包括从设计需求的输入到最终的生产文件输出封装电气设计封装电气设计是在设计阶段对封装内部电路及引脚布局进行模拟和分析，旨在预估封装在实际应用中的电气性能和信号完整性芯片-封装-PCB协同设计芯片-封装-PCB协同设计涵盖了从系统架构分析、功能划分与互连设计，到芯片功能实现、优化与验证，再到封装互连设计、材料选择与集成测试的完整周期03封装结构设计封装架构典型的封装结构示意图：（a）扇入型封装（b）扇出型封装（c）2.5D封装（d）3D封装封装架构设计封装结构设计封装基板设计电路布局互连结构设计可靠性设计基板设计叠层结构设计封装基板是封装中承载芯片、提供互连路径的核心组成部分。基板设计需综合考虑信号层和电源层的布局、阻抗匹配、信号延迟控制以及热管理要求。尤其是在异质异构集成封装体系中，基板的厚度、层数和材料选择都会直接影响封装性能和整体系统效率。材料选择及表面处理成本控制芯片互连设计互连设计涵盖了芯片与封装体、封装体与PCB之间的电气和机械连接方式。随着技术的发展，互连技术已经从传统的焊球和引线键合逐步发展到更先进的互连方式，如铜柱、TSV、EMIB和混合键合等。可靠性设计封装可靠性设计主要包括封装可靠性结构设计、热设计、耐环境设计与可制造性设计等方面。04封装中的电性能分析封装设计中电性能主要指封装在信号传输、功率分配和噪声抑制等方面的表现，影响芯片与外部系统之间的电气通信质量和效率，对高性能、低功耗的电子产品尤为重要EMI是指由电气系统产生的电磁辐射或感应信号，对邻近设备或电路产生的不期望的影响SI:信号传输过程中保持其原有形状和特性不受损的能力PI:核心是确保电源分配网络（PDN）的稳定性和可靠性，特别是在系统工作过程中保持稳定的电压供应。主要涉及两个关键方面：IR压降和电感效应信号完整性电源完整性电磁干扰电磁耦合电磁耦合辐射电源噪声耦合05封装中的热性能封装热设计封装设计中的热设计主要通过优化材料、结构及散热技术，确保封装内的发热元器件能够在安全温度范围内工作，以保证系统的正常运行和可靠性2D集成与3D堆叠封装系统中热传导路径封装中的热阻电热协同模拟（Electro-ThermalCo-simulation,E/Tco-simulation）分析热传导热对流散热理论热辐射

06封装中的机械性能封装设计机械性能主要针对封装体内多种异质材料在温度变化或外部压力作用下所产生的形变和应力问题进行优化。这些材料包括芯材、基板、粘结材料以及塑封料等，其具有不同的机械属性。机械性能分析的目标是通过优化设计，减少应力集中，提高封装的可靠性。材料力学弹性力学塑性力学在外力作用下发生不可逆塑性变形的过程外力作用下的力学性能，研究材料的变形情况及损伤程度弹性材料在外力作用下的应力和应变的变化规律热膨胀系数杨氏模量泊松比玻璃化转变温度封装材料的机械属性封装中的翘曲和应力芯片翘曲和应力问题主要源于封装材料的热膨胀系数（CTE）不匹配小结⭐课程内容（1）封装设计以及封装电气设计的基本流程。（2）封装设计常见的工具。（3）芯片-封装-PCB协同设计的基本概念。（4）信号完整性与电源完整性。（5）封装的基本散热理论。（6）封装中的翘曲与应力。感谢观看第三章传统封装技术一、封装概述二、传统封装技术及基本工艺流程三、载带自动焊四、DIP（双列直插式封装）五、SOP/QFP/QFN六、BGA一、集成电路与封装芯片制造与芯片封装半导体集成电路产业链的核心技术包括芯片设计、芯片制造、封装与测试等封装的基本功能芯片封装是将集成电路芯片或裸芯放置在外部保护性壳体内的过程。封装的主要目的是通过外壳提供物理保护和连接引脚，同时改善热管理，增强芯片的可靠性和易用性。(1)信号分配

(2)电源分配

(3)散热：使结温处于控制范围之内

(4)防护：对器件的芯片和互连进行机械、电磁、化学等方面的防护此外，封装还有集成其他无源器件或其他系统功能。如5G通信芯片带动了将天线功能集成在封装中的封装天线（AiP）技术的发展。封装分级封装按照其层次可以分为零级封装、一级封装、二级封装和三级封装等不同阶段。

零级封装集成电路芯片上的互连被称为零级封装。零级封装得到的是芯片。

一级封装一级封装是指将芯片固定在封装基板或引线框架上，将芯片的焊盘与封装基板或引线框架的内引脚互连从而进一步与外引脚连通，并对芯片与互连进行保护性包封。一级封装得到的是封装好的电子器件。二级封装将一级封装和其他电子元件安装在印制线路板表面，得到电子系统的插卡、插板或主板。三级封装将多个电子系统组装并进行互连，最终形成一个完整的电子产品。封装技术的发展封装技术的演进反映了电子封装在应对小型化、高性能和复杂应用需求方面的持续进步传统封装技术传统封装类型包括DIP、SOP、QFP、TAB、BGA等。尽管现代技术发展迅速，新型封装技术逐渐崭露头角，传统封装仍因其成本效益高和广泛应用而继续存在市场上。二、传统封装技术及基本工艺流程典型的封装工艺流程传统封装技术二、传统封装技术及基本工艺流程典型封装工艺示意图载带自动焊(TapeAutomatedBonding，TAB)技术是一种将芯片组装在金属化柔性高分子聚合物载带上的集成电路封装技术；在柔性聚合物上做好由图形化金属箔布线形成的引线框架，然后通过热电极一次性将芯片焊区与所有的内引脚进行键合，是芯片引线框架的一种互连工艺。载带为柔性高分子聚合物材质。三、载带自动焊1965美国通用公司发明，当时称为“微型封装”；1971法国BullSA公司称其为“载带自动焊”，沿用至今；直到20世纪80年代中期，TAB技术一直发展缓慢；随着LSI、VLSI以及电子整机的发展，1987年，TAB技术又受到电子封装界的重视；日本使用TAB技术在数量和工艺技术、设备等放都是领先的，至今仍是使用TAB的第一大户，美欧次之，韩国和俄罗斯也有使用；TAB历史与应用情况与WB技术相比具有如下优点:（1）TAB封装结构轻、薄、短、小，封装高度小于1mm。（2）TAB电极尺寸、电极节距区间距较WB小。TAB的电极宽度通常为50μm，可低至20μm，电极节距通常为80μm，可以做到更低。（3）TAB容纳I/O引脚数更多，安装密度高。（4）TAB引线电阻、电容、电感小，有更好的电性能。（5）采用Cu箔引线，导电导热好，机械强度高。（6）TAB键合点抗键合拉力比WB高。单点TAB的键合拉力为0.3~0.5N，比单根焊线拉力（0.05~0.1N）要高3~10倍。（7）TAB采用标准化卷轴长带，对芯片实行多点一次焊接，自动化程度高，生产效率高。TAB优点TAB载带按其结构可分为Cu箔单层带、Cu-PI双层带、Cu-粘接剂-PI三层带,此外还有Cu-PI-Cu双金属带等四种。(a)Cu箔单层带(b)Cu-PI双层带

(c)Cu-粘接剂-PI三层带

根据封装的使用要求和I/O引脚数量、电性能要求的高低、成本要求等来确定选择哪一种结构的载带。单层带的Cu箔厚度为50~70μm，以保持载带引线图形的强度及保持引脚的共面性。其他结构载带因为有PI支撑，可选择18~35μm或更薄的Cu箔。载带分类TAB分类成本工艺性能能否老化筛选芯片Cu箔单层带低简单耐热性好不能Cu-PI双层带低设计灵活可弯曲，耐热性好能Cu-粘结剂-PI三层带高复杂可制作高精度图形能Cu-PI-Cu双金属带高复杂可改善高频器件的信号特性能四、DIP（双列直插式封装）单列直插式封装SingleIn-linePackage,SIP1960年代开发表面安装器件普及之前大量应用引脚数为4~64外壳：陶瓷DIP(CDIP)和塑料DIP(PDIP)DualIn-linePackage,DIP双列直插式封装陶瓷熔封双列直插式封装（CerDIP）多层陶瓷双列直插式封装（CDIP）涂有低温玻璃的底座和盖板焊接处覆Al的引线框架,IC芯片与引线键合封装、电镀，并切断引线连接塑料双排直插封装PDIP小外形封装SmallOutinePackage,SOP早期表面贴装类型（SMT）封装的代表变形：SmallOut-lineJ-lead（SOJ）常规型、窄节距SOP（SSOP）及薄型SOP（TSOP）五、SOP/QFP/QFN四边扁平封装QuadFlatPackage,QFP20世纪80年代研制成功塑封QFP（PQFP）为主，也有陶瓷QFP（CQFP）薄型QFP（TQFP）塑料QFJ（PLCC）封装及陶瓷QFJ

无引脚封装四边扁平无引脚封装QuadFlatNo-leadpackage，QFN塑料QFN为主，也有陶瓷QFN小外形无引脚Small-OutlineNo-leadpackage，SON内部互连内部结构BGA(BallGridArray)即“焊球阵列”，其外引线为焊球或焊凸点，它们成阵列分布于封装基板的底部平面上。在基板上面装配LSI芯片(也有的BGA引脚端与芯片在基板同一面),是LSI芯片的一种表面组装封装类型。BGA的出现解决了QFP等周边引脚封装长期难以解决的高I/O引脚数LSI的封装问题。BGA已成为目前市场份额最大的封装形式。六、球栅阵列（BGA）封装球栅阵列（BGA）封装类型根据气密性不同进一步分类BGA封装分类a.周边阵列b.交错阵列c.全阵列根据焊球分布分类BGA封装分类塑料BGA封装PBGA采用的基板类型为PCB基板材料（BT树脂/玻璃层压板），裸芯片经过粘结和WB技术连接到基板顶部及引脚框架后采用注塑成型（环氧模塑混合物）方法实现整体塑模。BGA封装分类塑料BGA封装早期的焊球材料为低熔点共晶焊料合金63Sn37Pb，直径约1mm，间距范围1.27-2.54mm，焊球与封装体底部的连接不需要另外使用焊料。组装时焊球熔融，与PCB表面焊盘接合在一起，呈现桶状。PBGA的特点制作成本低，性价比高焊球参与再流焊点形成，共面度要求宽松与环氧树脂基板热匹配性好、装配至PCB时质量高、性能好对潮气敏感，PoPCorneffect严重，可靠性存在隐患“爆米花”现象的产生的原因是，塑料封装器件受潮后在塑料内会吸收湿气，封装回流焊时，器件温度迅速升高，器件内部的湿气膨胀会产生足够的蒸汽压力从而损伤或毁坏元件。常见的失效机理包括塑料从芯片或引脚框上的内部分离、焊线损伤、芯片损伤、塑料内部裂纹等；严重情况下，会产生器件鼓胀和爆裂，也就是“爆米花”现象。陶瓷BGA封装陶瓷BGA封装是将裸芯片安装在多层陶瓷布线基板，倒装或焊线实现芯片与陶瓷基板电气连接，然后用金属盖板用密封焊料焊接在基板上，用以保护芯片、引线及焊盘。封盖工艺采用玻璃封接或焊料焊接可以实现气密封装，提高器件可靠性和物理保护性能。CBGA封装的优点如下：（1）对湿气不敏感，可靠性好。（2）电性能优良。（3）热阻低，散热性能好。（4）芯片与陶瓷基板CTE匹配性好，可靠性高。（5）连接芯片和组件可返修性较好。（6）裸芯片可采用FCB技术，互连密度更高。CBGA的不足之处如下：（1）封装成本高。（2）与环氧树脂等塑料基板CTE匹配性差。TBGA封装与PBGA封装比CBGA封装稍晚出现一种采用倒装芯片键合的TBGA的结构示意图加强筋芯片背面涂敷导热粘结剂加强筋和芯片背面与散热器粘贴散热性能好载带BGA封装采用引线键合的TBGA封装结构铜散热封盖形成空腔，空腔外围的平面用作柔性胶带粘结的底座焊线塑封使用柔性互连的优点是能够实现细线。典型特征是75μm节距上的35μm线宽。对于引线键合应用，这允许载带上一排焊盘与芯片焊盘匹配。对于倒装芯片应用，单层互连可以排布3排焊盘。双层布线载带可铺设深达6排焊盘。图

多引脚数TBGA封装的示例整体来看，TBGA封装的优点如下：（1）热阻低，散热性能好；（2）载带与环氧树脂等塑料基板CTE匹配性好；（3）电性能比PBGA封装优良；（4）比PBGA封装薄。TBGA封装的不足之处如下：（1）不是气密封装，对湿气敏感；（2）成本高于PBGA。载带BGA封装金属BGA封装Olin公司实现了一个类似TBGA封装的BGA封装版本，MBGA封装不使用独立的柔性层或载带层，但基本上得到了相同的结构。金属BGA封装结构图MBGA封装的优点：MBGA封装同TBGA封装一样具有好的散热性和电性能。薄膜加工技术的进步使MBGA封装朝着更低的成本方向发展。大面积面板（LAP）工艺提供了更接近PCB的成本结构。BGA主要封装工艺BGA封装主要工艺芯片贴装与一级互连包封（塑封或封盖）外引脚的制作：焊球阵列外引脚引线键合，芯片朝上引线键合，芯片朝下1.芯片安装：多种方式2.一级互连：WB，FC，TAB倒装焊/TBGA群压焊一种采用倒装芯片键合的TBGA的结构示意图CBGA的结构示意图（1）塑封，如PBGA，塑封料在上表面，此类型封装散热稍差；（2）塑封，塑封料在封装底面中间，如TBGA、MBGA，表面可以设置散热片，散热较好；TBGAPBGA3.包封（3）芯片下部底部填充，芯片上部高导热粘结封盖，如CBGA，可实现气密封装；CBGA（4）芯片下部底部填充，芯片上部高导热粘结封盖，TBGA，非气密封装。TBGA植球和回流的过程及对应的设备4.植球及回流（Ball

PlacementandReflow）植球和回流的过程示意图凸点材料选择BGA焊球通常是预制的早期的焊球尺寸一般为0.76mm或0.89mm，材料是铅锡焊料；现在主要采用SnAgCu等无铅材料。且尺寸缩小。BGA的安装工艺BGA安装前需检查BGA焊球的共面性以及有无脱落。BGA在PWB上的安装与目前的SMT工艺设备和工艺基本兼容。安装过程为：将低熔点焊膏用丝网印刷印制到PWB上的焊区阵列→用安装设备将BGA对准放在印有焊膏的焊区上→SMT再流焊。BGA焊点有自对准效应。PWB丝网印刷焊膏BGA封装BGA贴装Mounting回流焊ReflowBGA焊接的质量检测技术无损检测对生产管控和工艺调整非常重要BGA焊点隐藏在BGA下面，不能采用通常的目检和光学自动检测技术。X射线检测仪和断面X射线检测仪被用于BGA检测小结⭐课程内容（1）封装的基本功能（2）传统封装形式及其基本工艺流程（3）引线键合技术和塑封工艺（4）SMT技术及其封装发展（5）TAB技术及其工艺流程（6）BGA工艺流程感谢观看第四章倒装焊技术一、倒装焊封装概述二、倒装芯片的互连结构三、凸点下金属化层四、凸点五、倒装键合工艺六、底部填充工艺七、积层有机基板一、倒装焊封装概述倒装焊倒装焊（Flip-ChipBonding）是一种先进封装技术，指通过芯片上的凸点直接将元器件面朝下互连到基板（或衬底/电路板）上的。“倒装”主要是相对引线键合而言的。倒装焊封装的关键工艺是Bumping一、倒装焊技术倒装焊可避免引线键合中的引线断裂、弯曲、错位等问题,环氧填充确保可靠性及耐久性通过焊点直接接触，减少了信号传输时的电阻电感，降低信号延迟倒装芯片面阵列凸点能够提供更多的I/O管脚，实现更高传输速度和更低延迟时间倒装芯片背面可进行有效的冷却。也可以通过合适的凸点降低热阻芯片之间的连接通过焊点直接接触，减少了封装面积和体积。倒装焊背景和历史IBM1960年研制开发出在芯片上制作凸点的倒装芯片焊接工艺技术。95Pb5Sn凸点包围着电镀NiAu的铜球。1969年，IBM发明了可控塌焊芯片连接（C4）技术，使用PbSn凸点。这就是最早的实用FC,C4技术最初是IBM为自己的大型计算机主机所开发的一种高可靠的封装技术。C4芯片具有优良的电学、热学性能，封装疲劳寿命至少提高10倍以上。1960年，IBM发明固态工艺凸点技术图IBM的固态工艺凸点制作方法及其结构倒装焊背景和历史30年来，IBM生产了100亿件以上的C4产品，MTBF超过了10万小时，该技术采用了高铅的Pb/Sn焊料制作凸点，如今又称焊料凸点FC。C4作为IBM的专利，一开始是用于高端领域，局限于采用陶瓷衬底和高铅焊料，因此在业界并没有得到大范围推广。1992年，IBM日本公司Y.Tsukada发表文章，提出如果在倒装芯片底部填充下填料，那么带凸点芯片可直接安装在有机印制电路板上，促进倒装技术用于消费类电子产品。随着新技术的出现，90年代后FC技术才真正被广泛采纳，形式各异的FC产品也陆续登场。90年代中期（95~98），Intel量产化倒装芯片互连的结构倒装芯片（FlipChip）的互连结构是其关键技术之一，该结构能够实现芯片与封装基板或电路板之间的高密度、高性能电气连接和机械固定二、倒装芯片互连的结构成品举例倒装焊工艺流程基板准备凸点制备Bumping倒装键合Flip-ChipBonding底部填充Underfill凸点下金属化UBM已测试Si片…凸点下金属化（UBM）三、凸点下金属化层SiliconwaferUBM-UnderBumpMetalSolderBumpFinalMetalPadDiePassivation通过多层的金属结构提供了可靠的焊接界面、有效的扩散阻挡和良好的电气性能，确保了倒装芯片的信号完整性、牢固的机械连接和高效的热传导传统封装主要是指先将晶圆切割成单个芯片再进行封装的工艺，利用引线框架作为载体，采用引线键合互连的形式进行封装，主要包括DIP、SOP、SOT、TO、QFP等封装形式。UBM的要求UBM必须与A焊区金属以及圆片钝化层有牢固的结合力：

Al是最常见的IC金属化金属，典型的钝化材料为氮化物、氧化物以及聚酰亚胺。和焊区金属要有很好的欧姆接触要有焊料AAAA扩散阻挡层：必须在焊料与焊盘焊区金属之间提供一个扩散阻挡层要有一个可以润湿焊料的表面：最后一层要直接与凸点接触，必须润湿凸点焊料。氧化阻挡层：为保证很好的可焊性，要防止UBM在凸点的形成过程中氧化。对硅片产生较小的应力：否则会导致底部的开裂以及硅片的凹陷等可靠性失效。UBM结构UBM一般由三层薄膜组成:粘附以及扩散阻挡层：使用的典型金属有：Cr、Ti、Ti/W、 Ni、Al、Cu、Pd和Mo。典型厚度：0.05-0.2mm.焊料润湿层：典型金属:Cu、Ni、Pd。典型厚度:0.05-0.1mm。氧化阻挡层：典型金属：Au。典型厚度：0.05-0.1mm。这些薄膜层的组合出现了很多的UBM结构，例如：Ti/Cu/Au、Ti/Cu、Ti/Cu/Ni、TiW/Cu/Au、Cr/Cu/Au、Ni/Au、Ti/Ni/Pd、以及Mo/Pd.其结构对本身的可靠性影响很大，据报道Ti/Cu/Ni(化学镀Ni)的UBM比Ti/Cu的粘附结合力要强。UBM的结构也影响它与焊区金属、它与凸点之间的可靠性。UBM层次组合UBM的沉积方法溅射：用溅射的方法一层一层地在硅片上沉积薄膜，然后通过光刻技术形成UBM图样，并刻蚀掉不是图样的部分。蒸镀：利用掩模，通过蒸镀的方法在硅片上一层一层地沉积。化学镀:采用化学镀的方法在Al焊盘上选择性地镀Ni。常常用锌酸盐工艺对Al表面进行处理。无需真空及图样刻蚀设备，低成本。电镀：电镀能以较低成本得到较厚的金属化层，同时，UBM和凸点可以依次电镀。但是，电镀前需要蒸发或者溅射一层种金层，保证电流能够传递到需要电镀的位置，同时需要光刻对需要电镀的位置进行设置，电镀完成后需要去掉种金层。UBM的沉积方法溅射(sputtering)+腐蚀（etching）2.SputterUnderBumpMetal金属层溅射3.CoatwithPR覆盖光胶4.PatternforUBMetching光刻1.WaferwithAlpad钝化和金属化晶片ChipPassivationAlcontactpadChipUBMChipThickphotoresistfilm5.UBM腐蚀ChipChip6.去光刻胶ChipUBM的沉积方法蒸发(Evaporation)+剥离（lift-off）UBM的沉积方法化学镀（a）清洁

（b）闪镀锌处理（c）化镀镍

（d）化镀金化学镀成本相对较低，但稳定性较差，对工艺管控要求较高。UBM的沉积方法UBM技术凸点兼容性工艺成本结构溅射法兼容共晶63Sn/Pb和无铅Cu/Sb/Ag/Sn结合印刷焊料凸点技术，与电镀具有竞争力组装稳固，在回流过程中几乎提供“塌陷”凸点。蒸镀法高铅97Pb/Sn或95Pb/Sn昂贵—涉及光刻工艺在回流过程中完全“塌陷”。对准精度好。电镀法高铅和共晶SnPb(63Sn/Pb)通常比蒸镀晶圆凸点便宜脆性的Cu/Sn金属间化合物和UBM的不润湿表面。化学镀兼容高铅(90Pb/Sn)、共晶(63Sn/Pb)和无铅(95.5Sn/3.8Ag/0.7Cu)成本较低，因为消除了光刻工艺。该工艺是并行的，并可扩展到更大的晶圆尺寸。UBM仅附着在焊盘上而不是钝化层上。腐蚀可能成为问题。不同UBM制备工艺的对比基板与基板金属化层倒装芯片器件通常采用小节距、高密度的基板。倒装的基板材料可以是陶瓷基板、刚性有机基板、柔性基板，也可以是专门用于互连的硅片或者另外一片芯片。基板材料上的金属化层与芯片上的凸点下金属化层类似。与硅或芯片不同的是，陶瓷基板、刚性有机基板和柔性基板上的布线层主要是铜。焊料互连体系在铜表面较多采用进一步化学镀Ni/Au、Ni/Pd/Au等多层金属结构，也有采用涂敷有机表面防护剂的铜表面。金-金互连（GoldtoGoldInterconnection,GGI）多采用一定厚度的金作为表面金属。凸点的功能四、凸点倒装芯片键合中凸点有三种功能：①芯片和基板之间的电连接；②散热通道；③芯片与基板之间的机械支撑，能承受一定强度的机械应力凸点材料根据其材质主要包括：焊料凸点Pb/Sn焊料凸点无铅焊料凸点金凸点铜凸点铜柱凸点其他新型凸点凸点的类型四、凸点凸点技术的发展四、凸点（1）Pb/Sn合金焊料凸点：凸点过去常用的材料是Pb/Sn合金，因为其回流焊特性如自对齐作用以及焊料下落等。自对齐作用减小了对芯片贴放的精度要求。下落特点减小了共面性差的问题。（2）无铅焊料凸点：现在主要采用SnAg（Cu）等无铅焊料。背景：环保的要求凸点（3）Au凸点问题：焊料凸点互连的导电和导热性能都很差，无铅焊料更差。金比焊料的优势：金电导率高一个数量级，其热导率也显著增加。电阻率铅(及其合金)是22μΩ·cm，金2.19μΩ·cm。金凸点互连比焊料凸点倒装芯片制作流程短，清洁无污染。对光电子器件封装如图像传感器、光探测器和固态激光器等很重要。回流过程可能影响光电器件电性，传统焊料凸点倒装芯片互连工艺中所使用的助焊剂会沾污这些光学器件的表面，从而大大降低了它们的性能和可靠性。在金衬底上采用金凸点减小了热膨胀系数(CTE)不匹配的问题，而这一问题在焊料凸点材料和衬底材料不同时比较显著。凸点（4）铜凸点电镀铜凸点【解决问题：Au凸点成本很高】（5）铜柱凸点铜柱凸点（铜柱锡帽）比焊料凸点的优势：电导率高（但不如金）。铜柱大大缩小了芯片的节距，提高了I/O数，避免了相邻焊球间短接的现象。铜柱的固有高度保证了芯片和基板之间的距离，有利于用底部填充工艺缓解不同材料之间的热失配应力问题得益于铜柱优良的电/热特性，采用铜柱凸点技术的封装产品具有更好的散热特性和抗电迁移能凸点焊料凸点的制备工艺植球法电镀蒸镀丝网印刷掩模蒸发C4焊料凸点的电镀工艺ChipPRopening2.SputterUnderBumpMetal金属层溅射3.CoatwithPR覆盖光胶4.Patternforbump凸点光刻6.RemoveResist去除光胶1.WaferwithAlpad钝化和金属化晶片ChipPassivationAlcontactpadChipUBMChipThickphotoresistfilmElectroplatedAubumpChip5.ElectroplatingCuandSn/Pb焊料电镀Chip7.StripUnderBumpMetal去除UBMChip8.Annealing

Chip电镀Au凸点（Cu凸点）制备铜柱通过在底部的铜种子层上进行电镀，并使用光刻胶定义柱的直径。在柱与焊帽之间加入镍扩散屏障，以限制铜锡金属间化合物层的形成或防止微孔的产生铜柱凸点制备工艺铜柱凸点制备工艺铜柱凸点的结构示意图CNT凸点：1.极好的导热、导电2.尺寸可做到非常小3.甚至可以用范德华力常温键合其他新材料凸点五、倒装键合工艺倒装键合倒装键合（FlipChipBonding）工艺是将芯片表面上凸点与基板上的焊盘进行电气和机械连接的过程回流焊接（ReflowSoldering）热压键合热超声倒装焊接导电胶连接常用倒装键合工艺用于焊料凸点或铜柱凸点与基板之间键合的最常用方法。通过回流熔化焊料，使焊料中的锡及其它成分发生冶金反应，形成适量的金属间化合物，从而在基板上建立焊料接头，实现芯片凸点与基板的键合。回流焊接过程需要设置热曲线，将温度升高到焊料凸点和基板上预先存在的焊料的熔点以上。回流焊接工艺典型的回流曲线热压键合工艺将芯片凸点与基板焊盘进行连接的另一种键合技术，主要应用于铜柱凸点、铜凸点和金凸点的键合。热压键合的原理为通过键合头固定芯片的位置，在极短时间内加热芯片，并施加压力，使芯片上的金属凸点与基板上的金属焊盘产生塑性变形和相互扩散，形成稳定的键合界面，形成机械和电气连接，迅速完成单个芯片的焊接

热声倒装芯片连接是将超声波应用在热压连接中，这样可以使得焊接过程更加快速。超声能量是通过一个可伸缩的探头从芯片的背部施加到连接区。热声连接的优点是可以降低连接温度，缩短加工处理的时间。热声倒装芯片连接的缺点是可能在硅片上形成小的凹坑，这主要是由于超声震动过强造成的可用于Au-Au互联（GGI）热超声倒装焊接导电胶连接是取代铅锡焊料连接的可行方法，导电胶连接既保持了封装结构的轻薄，成本也没有显著增加。优点：工艺简单\固化温度低\连接后无需清洗缺点：导电胶的导电性能比铅锡焊料差；导电胶是热的不良导体，采用导电胶会使元件的热阻增加。导电胶连接ACA各向异性导电胶（AnisotropicConductiveAdhesive）是膏状或者薄膜状的热塑性环氧树脂，加入了一定含量的金属颗粒或金属涂覆的高分子颗粒。在连接前，导电胶在各个方向上都是绝缘的，但是在连接后它在垂直方向上导电。金属颗粒或高分子颗粒外的金属涂层一般为金或者镍。ICA各向同性导电胶（IsotropicConductiveAdhesive）是一种膏状的高分子树脂，加入了一定含量的导电颗粒，因此在各个方向上都可以导电。通常高分子树脂为环氧树脂，导电颗粒为银。六、底部填充工艺倒装芯片封装面临的主要挑战是由凸点、芯片和有机基板之间的热膨胀系数（CTE）不匹配引起的热机械应力积累。在电子设备的持续使用过程中，焊点不断经历热循环，这可能最终导致疲劳或电气故障。通过底部填充（Underfill）工艺可以有效解决CTE不匹配问题。因此，底部填充是倒装芯片封装过程中至关重要的一步。将集中的应力分散到芯片的塑封材料中去。还可阻止焊料蠕变，并增加倒装芯片连接的强度与刚度。保护芯片免受环境的影响（湿气、离子污染等）使得芯片耐受机械振动与冲击。极大改善焊点的热疲劳可靠性。底部填充的作用毛细作用底部填充（CapillaryUnderfill,CUF）非流动底部填充（No-flowUnderfill,NCF）模塑底部填充(MoldedUnderfill,MUF)晶圆级底部填充（WaferlevelUnderfill）底部填充工艺与材料（1）CUF工艺工艺方法：用针管将液态的底部填充料沿芯片单边涂布或者芯片双边L形涂布，由于毛细现象，填充液体会渗透到整个芯片底部。涂布后在一定温度下使填充胶固化，即完成了底部填充工艺。无挥发性。否则会导致芯片底部产生间隙。尽可能减小应力失配。填料与凸点连接处的Z方向CTE要匹配。固化温度要低。防止PCB热变形。较高的玻璃转化温度。以保证耐热循环冲击的可靠性。填料粒子尺寸要小。在填充温度下流动性要好。具有较高的弹性模量以及弯曲强度。使得互连应力小。高温高湿下，绝缘电阻要高。即要求杂质离子（Cl－，Na＋、K＋）等数量要低。对于存储器等敏感元件，填料低的放射至关重要。填充量：不足导致晶片开裂、过多会溢流到芯片底部以外。填充量取决于填充空间的准确计算以及填充工具的精度。填充温度：预热、加热以及填充后的加热对其流动性有很大的影响。填充方法：从一边填充会导致流动时间长，从两边填充会导致内部产生气孔CUF填料要求填充过程的关键因素（3）MUF工艺工艺方法：MUF工艺中芯片上部的塑封和底部填充是一起实现的。对材料和工艺的要求：采用尺寸更细小的填充粒子、优化树脂的配方、在封装基板上设置排气孔等。优点：MUF节约了工艺流程和时间，可提高效率４倍以上，芯片塑封和底部填充一体，提高了封装的机械强度。HynixHBM使用了MUF，性能优越，超过三星（2）NCF底部填充工艺随着封装密度提升和多芯片封装结构紧凑化，需要控制底部填充材料在芯片边缘向外扩散。铜柱凸点NCP工艺不利于控制底部填充材料在芯片边缘向外扩散。工艺方法：在NCF底部填充工艺中，NCF首先被真空热压在铜柱凸点晶圆上，然后被切割。切割后带有NCF的芯片被倒装到基板上，然后进行热压键合。完全固化后，再采用塑封工艺和其他元器件一起进行塑封。（4）晶圆级底部填充（WaferlevelUnderfill）晶圆级底部填充的工艺步骤六、积层有机基板

20世纪90年代初，环氧树脂为主要材料的积层有机基板开始出现。这类有机基板的CTE达到17ppm/°C，远高于芯片硅的CTE，导致严重的热机械应力问题。底部填充工艺的引入解决了芯片与有机基板之间CTE失配带来的热机械应力问题，显著提高了封装的可靠性。典型积层有机基板的结构示意图，典型FCBGA封装的实物切片图积层有机基板的加工积层基板的工艺流程积层有机基板的加工(a)显影后的图形光刻胶，（b）电镀铜后的线路图形积层有机基板的加工积层有机基板中常用通孔的为图中所示的堆叠通孔。堆叠通孔的结构为上层通孔位于下层通孔之上，通孔内部被电镀铜填实。堆叠通孔的设计有利于基板的高密布线感谢观看第五章晶圆级封装一、晶圆级封装概述二、扇入型晶圆级封装三、扇出型晶圆级封装一、晶圆级封装概述晶圆级封装的定义晶圆级封装(WLP，WaferLevelPackage)的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割制成单颗组件。RDL与凸块(bumping)技术为其I/O引线的一般选择。晶圆级封装传统封装晶圆级封装WLP具有较小的寄生电阻、电容、电感，从而具有较佳的电性表现。从制造方面，WLP为芯片制造、封装、测试等流程实现晶圆级集成铺平道路，大大减少中间环节，使得一个器件从硅片到客户交付的制造流程效率更高，周期更短。晶圆级封装分类WLP封装通过再布线层（RDL）实现晶圆与凸块的电气连接，其核心功能包括焊盘阵列化重组（提升I/O密度与面积）及无源器件集成。晶圆级封装根据RDL布局可分为两类：扇入型（Fan-in）：早期主流方案，I/O引脚限制在裸片范围内，适于低引脚数芯片；扇出型（Fan-out）：突破裸片面积限制，支持多层布线和高密度凸点阵列，可集成多芯片实现系统级封装，广泛应用于基带处理器、射频芯片等高I/O需求场景，成为后摩尔时代关键技术。FIWLP技术特点二、扇入型晶圆级封装（FIWLP）FIWLP是指将芯片直接在晶圆上完成封装工艺，焊球或引脚完全位于芯片的活动区域内，封装后的尺寸与裸片尺寸基本相同。FIWLP通过在晶圆上形成再布线层（RDL）和焊球阵列，实现芯片与外部电路的连接FIWLP关键工艺流程FIWLP工艺流程包括晶圆制造、再布线层（RDL）形成、焊球形成、晶圆切割、电气测试和封装保护等FIWLP关键工艺流程再布线层（RDL）是扇入型晶圆级封装的关键步骤之一RDL的形成过程包括底层金属化、光刻、金属电镀、剥离光刻胶和钝化层沉积等步骤FIWLP关键工艺流程焊球不仅提供电气连接，还起到机械支撑和散热的作用。焊球形成工艺主要包括焊球种植、回流焊接、焊球清洗和最终检查等步骤FOWLP技术特点三、扇出型晶圆级封装（FOWLP）可以埋入多种不同芯片减小了封装尺寸和降低了成本对于无源器件如电感、电容等，FOWLP技术在塑封成型时衬底损耗更低，电气性能更好，外形尺寸更小，带来的好处是能耗更低，发热更少，且速度更快铜互连应用于扇出型区域以制造出高性能的无源器件如电感和电容，与直接封装在衬底的片式电感器相比，厚铜线路的寄生电阻更小，衬底与塑封料间的电容更小，衬底损耗更少。电感与塑封料越接近损耗因子越小，Q值越高。无需基板层，减小了整体尺寸，缩短了热流通路径，降低了热阻FOWLP工艺分类Chip-FirstFOWLP关键工艺流程图FOWLP的基本工艺流程根据晶圆重构与RDL工艺的先后顺序不同，可以将FOWLP分为芯片先置（ChipFirst）和芯片后置/RDL先置（Chip-last/RDL-first）两大类。其中，芯片先置（Chip-first）根据晶圆重构时芯片面是朝上或朝下分为芯片先置/面朝下（Chip-first/Face-down）和芯片先置/面朝上（Chip-first/Face-up）。芯片先置/面朝下FOWLP工艺流程图芯片先置/面朝下（Chip-first/Face-down）典型的晶圆重构工艺流程RDL形成芯片先置/面朝下（Chip-first/Face-down）三层RDL的芯片先装/面朝下剖面示意图芯片先置/面朝上（Chip-first/Face-up）芯片先置/面朝上（Chip-first/Face-up）露铜工艺芯片先置/面朝上（Chip-first/Face-up）FOWLP的RDL关键工艺步骤芯片后置/RDL先置（Chip-last/RDLfirst）芯片后置或RDL先置的关键工艺步骤左侧是在玻璃晶圆上制作RDL；右侧芯片与玻璃晶圆上的RDL进行键合及封装芯片后置/RDL先置（Chip-last/RDLfirst）关键工艺步骤：(1)涂聚合物；(2)旋涂光刻胶；(3)图案化；(4)对聚合物进行蚀刻；（5）剥离光刻胶；(6)种子层(7)图案化；(8)电镀；（9）并蚀刻掉Ti/Cu得到第一个RDL；（10）重复芯片后置/RDL先置（Chip-last/RDLfirst）有机RDL制作的关键工艺流程芯片后置/RDL先置（Chip-last/RDLfirst）无机RDL（PECVD和Cu大马士革+CMP）无机RDL和焊盘的实物SEM无机RDL采用等离子增强化学气相沉积（PECVD）技术制作无机介质层、大马士革（铜镶嵌）工艺和CMP技术制金属线路，该工艺在半导体制造（前道）领域广泛使用在完成芯片器件与无机RDL的键合、底部填充和模塑后，需要移除无机RDL的载体晶圆（硅或玻璃），然后植入焊球芯片后置/RDL先置（Chip-last/RDLfirst）去除载体晶圆并制作焊盘、安装焊球在无机/有机混合RDL的制备过程需要使用到2个临时载体芯片后置/RDL先置（Chip-last/RDLfirst）无机/有机混合RDL的关键工艺步骤SPIL制造的芯片后置/RDL先置工艺FOWLP案例，该案例使用了无机/有机混合RDL第一层RDL（M1）的线宽和线间距为2微米，第二层RDL（M2）为5微米，第三层RDL（M3）为10微米。RDL1的介电材料为SiO2，RDL2和RDL3的介电材料为聚合物聚苯并恶唑（PBO）芯片后置/RDL先置（Chip-last/RDLfirst）SPIL公司无机/有机混合RDL技术优势和市场预测表明，FOWLP会成为未来3D封装、未来IP重用模式小芯片的系统级封装等技术的优选，是下一代移动设备首选的先进封装技术挑战：焊接点的热机械行为。FOWLP中焊球的关键位置在硅晶片面积的下方，其最大热膨胀系数不匹配点会发生在硅晶片与PCB之间。晶片位置精确度。晶圆的翘曲。胶体的剥落。芯片移位。采用扇出式封装仍存在因分割而引起的损坏。FOWLP面临的挑战扇入型产品被限制在大约200个I/O和0.6mm的尺寸。扇入型产品是小体型的低价解决方案，可作为理想的模拟芯片、电源管理芯片和射频器件。智能手机制造商不断地使用更多的扇入WLP。此外，因moldingcompound会对MEMS组件的可动部份与光学传感器(opticalsensors)造成损害，因此MEMS组件也多不能采用PBGA,而是采用WLP封装。而随着NintendoWii与APPLEiPhone与iPodTouch等新兴消费电子产品采用加速传感器与陀螺仪等MEMS组件的加温，成为WLP封装的成长动能来源。FOWLP的市场应用领域包括汽车（包括自主驾驶）、云计算、消费性电子产品、移动设备和医疗设备等。其他一些对于更小的外形尺寸、更高的性能、更密集的集成以及更低的拥有成本的应用领域和市场，也是FOWLP的应用范围。主要应用领域WLCSP的异构集成多芯片封装封装中的无源组件集成封装上的封装在现有焊球之间的裸片下侧至少安装一个额外的减薄裸片随着TSV技术的发展，后通孔（Vialast）工艺用来将裸片顶部连接到通常位于裸片底部的焊区上，可用于扇入型WLP异构集成WLP技术发展FOWLP的异构集成随着TSV、集成无源器件（IPD）、扇出等封装技术的引入，WLP产品使用的集成方案应用广泛，这些封装也为WLP开创了新的机遇。从2012年起，台积电陆续推出一系列的晶圆级集成扇出(WaferLevelIntegratedFan-Out，InFO)技术，包括集成电感、阵列天线、封装上封装（InFO-PoP）、3DMIM等。感谢观看先进封装的可靠性与失效分析一、可靠性基本概述二、质量等级与可靠性试验三、封装失效模式与失效机制四、失效分析流程五、封装电气失效的无损故障隔离六、先进封装系统中的成像与分析规定时间规定条件规定功能一、可靠性基本概述可靠性定义可靠性则是指产品在规定的使用条件下，能够持续地、正常地发挥其功能，而不发生故障或损坏的能力或可能性。既包括产品的工作时间（如循环次数、操作次数等），也包括日历时间包括环境条件和工作条件产品必须达到的各项技术性能指标可靠度失效分布函数失效密度函数失效率失效三个阶段产品的失效通常包括三个阶段：早期失效期、稳定服务期和加速耗损期。失效率随时间分布的浴盆曲线123早期失效期：产品可能由于制造过程中的缺陷而出现故障，导致较高的失效率稳定服务期(偶然失效期)：器件通常处于正常运行状态，失效率相对稳定且较低，可近似看作常数加速耗损期：随着产品老化和环境应力的作用，失效率开始逐渐增加封装产品寿命通常，可以采用平均失效前时间(MTTF)、平均失效间隔时间、中位寿命和封装损耗寿命等来表征集成电路封装产品的寿命。平均失效前时间平均失效间隔时间中位寿命封装损耗寿命标准IPC9701A-2006发生失效前能够正常工作的平均时间产品在每次故障间隔期间的平均工作时间产品工作到刚好一半数量失效时的工作时间加速试验方法，以评估封装的耗损失效期寿命实际应用场景中，集成电路器件的封装失效主要发生在耗损失效期根据加速试验应力种类与封装失效机理的不同，几种用于表征封装可靠性的代表性寿命指标包括：高温稳态寿命、低周热疲劳寿命、高周振动疲劳寿命、电迁移寿命、封装存储寿命等质量等级质量等级是衡量电子产品在质量层面上分类的关键指标，它综合反映了产品在多个维度上的性能优劣二、质量等级与可靠性试验电子产品中最为严苛且顶尖的质量等级，专门应用于对可靠性要求极高的航空航天领域。例如，在混合集成电路领域，依据GJB2438B—2017标准，宇航级以K级作为标识；而在半导体分立器件领域，则遵循GJB33A—1997标准，以JY作为宇航级的代号。宇航级质量等级主要应用于生产成本较低、面向广大消费者的电子产品，如智能手机、个人电脑及家用电器等。商业级产品的设计与生产更加侧重于成本控制，以满足普通用户的日常需求为主，其工作温度范围通常限定在0℃至+70℃之间。军用级质量等级H级代表混合集成电路的军用标准，B级则代表半导体集成电路的军用等级。军用级产品的设计充分考虑了极端环境下的使用需求，其工作温度范围通常设定为-55℃至+125℃。工业级质量等级相较于军用级略低一档