异质集成技术 2

第五章晶圆级封装一、晶圆级封装概述二、扇入型晶圆级封装三、扇出型晶圆级封装一、晶圆级封装概述晶圆级封装的定义晶圆级封装(WLP，WaferLevelPackage)的一般定义为直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割制成单颗组件。RDL与凸块(bumping)技术为其I/O引线的一般选择。晶圆级封装传统封装晶圆级封装WLP具有较小的寄生电阻、电容、电感，从而具有较佳的电性表现。从制造方面，WLP为芯片制造、封装、测试等流程实现晶圆级集成铺平道路，大大减少中间环节，使得一个器件从硅片到客户交付的制造流程效率更高，周期更短。晶圆级封装分类WLP封装通过再布线层（RDL）实现晶圆与凸块的电气连接，其核心功能包括焊盘阵列化重组（提升I/O密度与面积）及无源器件集成。晶圆级封装根据RDL布局可分为两类：扇入型（Fan-in）：早期主流方案，I/O引脚限制在裸片范围内，适于低引脚数芯片；扇出型（Fan-out）：突破裸片面积限制，支持多层布线和高密度凸点阵列，可集成多芯片实现系统级封装，广泛应用于基带处理器、射频芯片等高I/O需求场景，成为后摩尔时代关键技术。FIWLP技术特点二、扇入型晶圆级封装（FIWLP）FIWLP是指将芯片直接在晶圆上完成封装工艺，焊球或引脚完全位于芯片的活动区域内，封装后的尺寸与裸片尺寸基本相同。FIWLP通过在晶圆上形成再布线层（RDL）和焊球阵列，实现芯片与外部电路的连接FIWLP关键工艺流程FIWLP工艺流程包括晶圆制造、再布线层（RDL）形成、焊球形成、晶圆切割、电气测试和封装保护等FIWLP关键工艺流程再布线层（RDL）是扇入型晶圆级封装的关键步骤之一RDL的形成过程包括底层金属化、光刻、金属电镀、剥离光刻胶和钝化层沉积等步骤FIWLP关键工艺流程焊球不仅提供电气连接，还起到机械支撑和散热的作用。焊球形成工艺主要包括焊球种植、回流焊接、焊球清洗和最终检查等步骤FOWLP技术特点三、扇出型晶圆级封装（FOWLP）可以埋入多种不同芯片减小了封装尺寸和降低了成本对于无源器件如电感、电容等，FOWLP技术在塑封成型时衬底损耗更低，电气性能更好，外形尺寸更小，带来的好处是能耗更低，发热更少，且速度更快铜互连应用于扇出型区域以制造出高性能的无源器件如电感和电容，与直接封装在衬底的片式电感器相比，厚铜线路的寄生电阻更小，衬底与塑封料间的电容更小，衬底损耗更少。电感与塑封料越接近损耗因子越小，Q值越高。无需基板层，减小了整体尺寸，缩短了热流通路径，降低了热阻FOWLP工艺分类Chip-FirstFOWLP关键工艺流程图FOWLP的基本工艺流程根据晶圆重构与RDL工艺的先后顺序不同，可以将FOWLP分为芯片先置（ChipFirst）和芯片后置/RDL先置（Chip-last/RDL-first）两大类。其中，芯片先置（Chip-first）根据晶圆重构时芯片面是朝上或朝下分为芯片先置/面朝下（Chip-first/Face-down）和芯片先置/面朝上（Chip-first/Face-up）。芯片先置/面朝下FOWLP工艺流程图芯片先置/面朝下（Chip-first/Face-down）典型的晶圆重构工艺流程RDL形成芯片先置/面朝下（Chip-first/Face-down）三层RDL的芯片先装/面朝下剖面示意图芯片先置/面朝上（Chip-first/Face-up）芯片先置/面朝上（Chip-first/Face-up）露铜工艺芯片先置/面朝上（Chip-first/Face-up）FOWLP的RDL关键工艺步骤芯片后置/RDL先置（Chip-last/RDLfirst）芯片后置或RDL先置的关键工艺步骤左侧是在玻璃晶圆上制作RDL；右侧芯片与玻璃晶圆上的RDL进行键合及封装芯片后置/RDL先置（Chip-last/RDLfirst）关键工艺步骤：(1)涂聚合物；(2)旋涂光刻胶；(3)图案化；(4)对聚合物进行蚀刻；（5）剥离光刻胶；(6)种子层(7)图案化；(8)电镀；（9）并蚀刻掉Ti/Cu得到第一个RDL；（10）重复芯片后置/RDL先置（Chip-last/RDLfirst）有机RDL制作的关键工艺流程芯片后置/RDL先置（Chip-last/RDLfirst）无机RDL（PECVD和Cu大马士革+CMP）无机RDL和焊盘的实物SEM无机RDL采用等离子增强化学气相沉积（PECVD）技术制作无机介质层、大马士革（铜镶嵌）工艺和CMP技术制金属线路，该工艺在半导体制造（前道）领域广泛使用在完成芯片器件与无机RDL的键合、底部填充和模塑后，需要移除无机RDL的载体晶圆（硅或玻璃），然后植入焊球芯片后置/RDL先置（Chip-last/RDLfirst）去除载体晶圆并制作焊盘、安装焊球在无机/有机混合RDL的制备过程需要使用到2个临时载体芯片后置/RDL先置（Chip-last/RDLfirst）无机/有机混合RDL的关键工艺步骤SPIL制造的芯片后置/RDL先置工艺FOWLP案例，该案例使用了无机/有机混合RDL第一层RDL（M1）的线宽和线间距为2微米，第二层RDL（M2）为5微米，第三层RDL（M3）为10微米。RDL1的介电材料为SiO2，RDL2和RDL3的介电材料为聚合物聚苯并恶唑（PBO）芯片后置/RDL先置（Chip-last/RDLfirst）SPIL公司无机/有机混合RDL技术优势和市场预测表明，FOWLP会成为未来3D封装、未来IP重用模式小芯片的系统级封装等技术的优选，是下一代移动设备首选的先进封装技术挑战：焊接点的热机械行为。FOWLP中焊球的关键位置在硅晶片面积的下方，其最大热膨胀系数不匹配点会发生在硅晶片与PCB之间。晶片位置精确度。晶圆的翘曲。胶体的剥落。芯片移位。采用扇出式封装仍存在因分割而引起的损坏。FOWLP面临的挑战扇入型产品被限制在大约200个I/O和0.6mm的尺寸。扇入型产品是小体型的低价解决方案，可作为理想的模拟芯片、电源管理芯片和射频器件。智能手机制造商不断地使用更多的扇入WLP。此外，因moldingcompound会对MEMS组件的可动部份与光学传感器(opticalsensors)造成损害，因此MEMS组件也多不能采用PBGA,而是采用WLP封装。而随着NintendoWii与APPLEiPhone与iPodTouch等新兴消费电子产品采用加速传感器与陀螺仪等MEMS组件的加温，成为WLP封装的成长动能来源。FOWLP的市场应用领域包括汽车（包括自主驾驶）、云计算、消费性电子产品、移动设备和医疗设备等。其他一些对于更小的外形尺寸、更高的性能、更密集的集成以及更低的拥有成本的应用领域和市场，也是FOWLP的应用范围。主要应用领域WLCSP的异构集成多芯片封装封装中的无源组件集成封装上的封装在现有焊球之间的裸片下侧至少安装一个额外的减薄裸片随着TSV技术的发展，后通孔（Vialast）工艺用来将裸片顶部连接到通常位于裸片底部的焊区上，可用于扇入型WLP异构集成WLP技术发展FOWLP的异构集成随着TSV、集成