2026年全球半导体报告：堆叠得更高卖得更高-伯恩斯坦

全球半导体：堆叠得更高，卖得更高随着传统制程微缩放缓，先进封装正成为半导体性能缩面临成本上升和物理极限，以及内存墙等互连瓶颈日益凸显，封装增加。行业正从基于助焊剂的TCB工艺向无助焊剂工艺演进，并最终走向混合键随着封装复杂度的增加，测试强度也在提升。更多的堆加快至~8%的年复合增长率，高于历史%的水平。我们认为主要受益者包括：StacyA.Rasgon,Ph.D.JuhoHwangJackLin+85221232645 +12135595917 +85221232632+442077621857全球半导体：堆叠以求高，高价以求售2EMIB‑T—CoWoS的替代性先进封装技术55英特尔能否凭借EMIB‑T挑战台积电？DRAM——CBA堆叠技术或将赋能下一代架构85DRAM将追随NAND走向3D堆叠IBIDEN—先进GPU芯片基板领域的全球半导体：堆叠得更高，卖得更高4全球半导体行业：堆叠更高，售价更高），添重要研究结论~500千片/月（kwpm）的晶圆采用了其中一种堆叠技术，相当于总晶4,000kwpm202320242025E2026E2027E2028E2029E2030E2025E2026E2027E2028E2029E2030E3,5003,0002,5002,0002,861992518kwpm202320242025E2026E2027E2028E2029E2030E2025E2026E2027E2028E2029E2030E3,5003,0002,5002,0002,8619925185000HBMCoWoSInFO/WMCM回3DIC回BSPDN回NANDCBADRAMCBA资料来源：YoleIntelligence、Gartner、Bernstein分析与预测6报I添oS重要研究结论苹果晶圆级多芯片模块(WMCM)8且由于在基板中嵌入硅桥的难度（两种不同材料难以集成可能）；Capacity(kwpm)270Capacity(kwpm)2704002000三星SK海力士美光rndorc、CY2023CY2024CY2025ECY2023CY2024CY2025ECY2026ECY2027E400TSMC封装技术2023-2027年预测：CoWoS+WTSMC封装技术2023-2027年预测：CoWoS+W密度：330/毫米密度：330/毫米→772/毫米2.5DCapacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027ECapacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027E间距：10μm；密度：10,000/mm密度772/毫米→1,600毫米注：HB代表混合键合，TCB代表热压键合。来源：台积电CoWoSWMCM031720303400300200重要研究结论核心概念是将信号布线与供电布线分离，从而无需将有限的正面互连资源月公司公司2028年预测2029年预测2030年预测逻辑芯片EUV晶圆产能(千片/月)TSMC525570630705790英特尔8095三星738085总计6787458209201,035其中，背面供电网络节点（千片/月）TSMC英特尔三星总计增量10背面供电网络渗透率%TSMC英特尔三星总计0.0%5.3%168.8%84.2%90.5%95.7%100.0%0.0%0.0%11.8%25.0%41.7%8.1%14.8%21.3%23.9%27.5%Capacity(kwpmCapacity(kwpm)558095110125----102550551101752202855565456528503220300555002002029年预测2026年预测2028年预测2030年预测2027年预测），1采的良率仍有待提升，可能无法带来明显的成本优势（如果有的话）。然而），CBA堆叠设备向晶圆键合技术迁移需要两个增量工艺：研磨和晶圆对晶圆键合。DISCO产能仅为~73千片/月。值得注意的是，尽管这些应用在技术上极具挑战性且晶圆投片量键合渗晶圆投片量键合渗SK海力士21.4%38.3%61.7%73.2%Capacity(kwpmCapacity(kwpm)1,2001,0571,0008925533108006004002000的光刻强度。未来两到三年，这一趋势预计将持续电路分别在独立的晶圆上制造，然后通过先进的晶圆对晶圆混合键合技面积扩大、针对逻辑与存储晶圆的制造工艺优化、热稳定性增资料来源：伯恩斯坦分析半导体测试是制造供应链中默默无闻的英雄。它在确保所制造芯作用，在整个制造过程中需要进行多次测试插入和不同类型的测试。我作用，在整个制造过程中需要进行多次测试插入和不同类型的测试。我添USDUSDbn2012‑2026年：测试市场规模及占半导体市场的百分比20122013201420152016201720182019202020212022202320242025202620271.6%1.4%1.2%1.0%0.8%0.6%0.4%0.2%0.0%总测试市场（爱德万）86420注：所有年份均为预估数据。资料来源：Tec），先进封装导致良率下降单个裸片的制造良率取决于技术成熟度和裸片尺寸。先进制程的良率通常较低，而更大的裸片尺寸会进一步使芯片良率对制造过程中产生的随着芯片日益复杂，测试时间也呈指数级增长。IEEE的异构集成路线图指出，预计到元。我们预计爱德万测试将成为最大受益者，作为英伟达的独家供应商， 先地位，并且在计算和消费类领域整体份额更高。在存储器测试领域，80%70%50%80%70%50%20%0%存储75.2%70.7%DRAM2024年：爱德万测试存储器测试机按类别划分的市场份额62.7%60%40%100.0%90%80%70%60%50%40%30%20%0%SoC计算英伟达AIGPU76.4%58.1%2024年：爱德万SoC测试机按类别划分的市场份额添•爱德万测试可能继续受益于强劲的SoC测试需求，其中测试代明确的长期赢家之一。尽管混合键合技术的采用时机不会立即到来，且TCB技术越来越外，揖斐电很可能在Rubin平台上从欣兴电子（已济因此，企业有动力寻找其他途径来延续摩尔定律，在提升性能的同时降低），后摩尔定律时代的半导体资料来源：Bernstein分析18资料来源：英伟达、Bernstein分析资料来源：台积电、英特尔、TheWaves、Bernstein分析未来五年堆叠规模有望增长7倍我们估计，2025年仅~500kwpm的晶圆采用了其中一种堆叠技术（），Q群预Q群4,000kwpm202320242025E2026E2027E2028E2029E2030E2025E2026E2027E2028E2029E2030E3,5003,0002,5002,0001,5001,0002,8611,9781,434kwpm202320242025E2026E2027E2028E2029E2030E2025E2026E2027E2028E2029E2030E3,5003,0002,5002,0001,5001,0002,8611,9781,4349925185000HBMCoWoSInFO/WMCM3DICBSPDNNANDCBADRAMCBA后摩尔定律时代的半导体高带宽内存（HBM）Capacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027ECapacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027ECapacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027ECapacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027E200189500546750160星SK海力士美光61758586390270818006004002000202023-2027E：按供应商划分的HBM需求2023-2027E：按供应商划分的HBM需求0 72023财年2024财年2025财年预测2026财年预测2027财年预测uNVIDIABRCMUAMDUMediaTekAWSU其他50302024年2025年预测2026年预测2027年预测5），张INFO与WMCM扇出型集成封装（InFO）是目前用于iPhone的封装技术，市场预期该技术将于2027年迁后摩尔定律时代的半导体来源：SK海力士资料来源：台积电22年底CoWoSCapacity(kwpmCapacity(kwpm)Capacity(kwpm)6003706050402002023财年2024财年2025财年预测2026财年预测2027财年预测42215793822020080604020080CY2023CY2024CYCY2023CY2024CY2025ECY2026ECY2027ECapacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027ECapacity(kwpmCapacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027ECapacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027ECoWoSWMCM34721330020009群92,0008006004002000309添添后摩尔定律时代的半导体图表18：博通的路线图显示其3.5DXPU将采用与HBM的3D集成技术圆对晶圆键合将它们连接起来。据铠侠称，这种制造方法预计将主要有助来源：铠侠，IEEE24CapacityCapacity(kwpm)989280060040020002026年预测2028E2029E2030E测553Capa033924402026E2027E2028E2029E2030E400350300250200存储单元构建在同一晶圆上，而是分别在两个独立的晶圆上制造，然后彼存储单元构建在同一晶圆上，而是分别在两个独立的晶圆上制造，然后彼之间建立直接的电连接。键合后，堆叠结构可能会被减薄或进行额外处理），后摩尔定律时代的半导体步流程：从核心‑外围结构形成开始，随后进行晶圆转移与翻转、器件键合，以及通过资料来源：伯恩斯坦研究资料来源：伯恩斯坦研究26DRAM晶圆产量与CBA渗透率2,000-传统DRAMCBA渗透率CBADRAM2029E背面供电网络（BSPDN）作为进一步微缩的替代方案，晶圆代工厂和逻辑芯片新型架构，其电源传输电路通过硅晶圆的背面布线，而非传统的前端Capacity(kwpm)Capacity(kwpm) 2026E2027E2028年预测2029年预测2030年预测公司逻辑芯片EUV晶圆产能（千片/月）TSMC525570630705790英特尔8095三星738085100总计6787458209201,035其中，背面供电网络（BSPDN）节点产能（千片/月）TSMC英特尔三星总计增量--55--553080--11055709517585252204550285 背面供电网络渗透率%TSMC0.0%5.3%英特尔90.5%95.7%100.0%三星0.0%0.0%11.8%25.0%41.7%总计21.3%23.9%27.5%2026‑2030年预测：背面供电网络产能后摩尔定律时代的半导体DISCO 合键合领域的领导地位》中所强调的。混合键合不仅涉及键合工艺的专业知识，还需群P采28装高度。也有观点认为，逐层堆叠的方式可在每一层实现单独对准，可能，因为它具有自对准效应，并减少了热压键合所需的芯片间DRAM—高带宽内存有望满足对更快内），别达到586kwpm和758kwpm...)Capacity(kwpmCY2023CY2024CY2025E)Capacity(kwpmCY2023CY2024CY2025ECY2026ECY2027E03200189三星SK海力士50美光610Capacity(kwpm)Capacity(kwpm)97588006004002000三星SK海力士美光270390813090HBM2HBM2EHBM3HBM3EHBM4HBM4E位032023财年2024财年2025财年预测2026财年预测2027财年预测HBM2EHBM3HBM3EHBM4HBM4E2023-2027E：HBM产能结构键合技术迁移统上用于在键合过程中去除氧化物并促进焊料润湿的化学试剂。在传统TCB中，助焊剂在添添），在键合前即刻去除氧化物，整个过程在惰性环境中完成，从而简化了工20μ微米。与传统TCB相比，这一技术转变不仅在键合前即刻去除氧化物，整个过程在惰性环境中完成，从而简化了工20μ微米。与传统TCB相比，这一技术转变不仅芯片制造商将不得不采用诸如无助焊剂热压键合添供应本降低，同时也为内存供应商提供了收取溢价的机会，这可以证明采用更99546750160316UnitsUnits800600400200037820232024Flux无焊剂HB8285469%100%100%100%9%100%100%100%64%20232024Flux无焊剂HB2023-2027E：HBM键合技术占比%按键合技术划分60%50%40%30%20%100%90%80%70%6%32），来向韩华Semitech（未覆盖）下达了一系列规模可观的订单。至于向无助添Q备我们认为Besi凭借其优越的无助焊剂技术将在美光处获得市场份额，美光近期已订作伙伴，但我们尚未看到订单或更具体的迹象证实其已开始使用任何外部供计三星即使对于无助焊剂TCB技术，也可能继续采用内部供应。然而，随着三星转向键合，我们认为其也将不得不考虑Besi。重要的是，无法获得这种材料的竞争对手也已成功获得客户，包括采用美光2和三星3重要的是，无法获得这种材料的竞争对手也已成功获得客户，包括采用美光2和三星3关于无助焊剂热压键合，我们发现关于三星内部供公开宣布向外部供应商下达无助焊剂热压键合订单。这让我们担忧三星在将星可能利用其庞大资源并行推进无助焊剂热压键合，包括如《韩国经济新闻1https://www.szyunDRAM—高带宽内存或可满足对更快内存混合键合若被采用，应更有利于三星而非其他厂商，因为三星在其代片对晶圆方式不同，但在清洗和表面平整度等方面仍存在共通之处，三星可无助焊剂热压键合供应商对比具体就无助焊剂热压键合而言，我们认为ASMPT、Besi和K&），段。就技术本身而言，我们认为吞吐量、精度以及助焊剂去除方法是需要添而基于甲酸的方法需要一个单独的清洗流程来去除甲酸，尽管存TCB（热压键合）的总潜在市场规模‑confirms‑its‑using‑samsungs‑latest‑hbm3e‑12‑hi‑memory‑for‑new‑instinct‑mi350‑ai‑www.koreatimes.co.kr/amp/business/tech‑science/20250618/samsung‑diversifies‑client‑base‑for‑hbm3e‑to‑recover‑memory‑biz34种主导地位在后道设备中非常罕见。我们认为，混合键合较高的进入壁垒，一步骤中完成键合，它结合了电介质键合与嵌入式金属（铜）以形成互连精密的表面处理才能成功实现，这一直是最大的挑战之一9（（作为一项仍处于早期阶段的技术，市场对混合键合增长的预期相当陡峭键合技术。我们预计SK海力士将继续采用基于无焊剂热压键合的技术。基于我们关于总产DRAM—高带宽内存可满足对更快内存的需求36逻辑IC键合技术概览添），合键合取代了这些微凸块，从而最大限度地降低了延迟与能耗。需要大量资料来源：台积电资料来源：台积电AIGPU与ASIC或将驱动封装需求938图表4：AI图表4：AIGPU与ASIC出货量预估细分pacity(kwpm)CaCY2023CYpacity(kwpm)CaCY2023CY2024CY2025ECY2026ECY2027E谷歌54002000032,000800台积电全年CoWoS产能309720资料来源：TrendForce，Bernst英伟达英伟达Blackwell4,1801,170--BlackwellUltra3,4248,285Rubin--英伟达总计8,02410,7408,373AMD477TPUv6e(Trillium)1,275----TPUv6p(Ironwood)9522,576--TPUv7--9765,110TPUv8p----800谷歌总计2,2273,5525,910AWSTrainium<3/Inferentia1,600480--AWSTrainium3--1,6AWSTrainium4+亚马逊总计1,6002,1603,000Capacity(kwpm)CY2023CY2024CY2025ECY2026ECapacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027ECapacity(kwpm)5467501620232024财年2025财年预测2026财年预测2027财年预测604221706050403020578038220200806040200年底CoWoS产能资料来源：TrendForce，伯恩斯坦分析与预测资料来），），），），测试。额外的早期测试可能包括更多的晶圆分选以及芯片级测试，而在后多组合测试（最终测试、老化测试和系统级测试的集成）。在先进封装中被集成以形成芯粒，确保进入组装的每个芯片都是已知合格芯片以最小化化，或者将老化测试和系统级测试进一步集成到传统的自动测试设备 公司 公司91.7%82.1%70.1%64.4%AMD8AWS总计增量1,5951,492ASEASE40全球半导体：堆叠更高，售价更高EXAScale测试机...爱德万测试EXAScale出货量UnitsUnits6004000EXAScaleGPU测试机3,0003,0002,5002,0000CY2025ECY2026ECY2027E英伟达谷歌AMDAWSAMD：混合键合的早期采用者逻辑IC中混合键合的采用添9位。凭借其在性能、能效和设计灵活性方面的竞争优势，该公司已将混42DV‑Cache的X系列，以实现更大的L3缓存容量我们相信英特尔将开始在其服务器CPU产品ClQ小芯片键合到基础小芯片上。这体现了英特尔对将混合键合技术应用于高我们相信英特尔将开始在其服务器CPU产品Cl对于消费级CPU，我们认为PantherLake不于热压键合（TCB）的封装。至于NovaLake，英特尔可能会引入大容量末级缓存(分解，并将功能模块解耦成芯粒。这意味着每个模块或芯粒可以单独44全球半导体：堆叠更高，售价更高AIASIC与GPU我们相信某些AIASIC可能开始采用基于混合键合的技术。例如，博通于2024年添9术，以提升性能功耗比和成本效益。一旦被采用，它们可能成为该技术基于ARM架构的PC与移动端CPU图表20：博通的路线图显示其3.5DXPU将采用集成HBM的3D封装技术我们尝试通过供应商提供的产能来估算混合键合的销售额和装机量。。英特尔也拥有约30%的混合键合装机量，我们预计其将增46全球半导体：堆叠更高，售价更高SoIC产能2024-2027年预测：混合键合装机量细分2022-2026年：台积电SoIC2024-2027年预测：混合键合装机量细分12"equivalentwafer12"equivalentwafer20222023202420252026020242025年预2026年预2027年预测测测TSMCINTC其他271300250200资料来源：台积电（含2026年预测）、伯恩斯坦分析资料来源：公司报告100%90%80%70%60%50%40%30%20%0%台积电资本支出按类别划分24%67%26%57%19%31%59%29%61%40%24%67%26%57%19%31%59%29%61%40%50%40%49%25%59%30%53%2016201720182019202020212022202320242025E2026E2016201720182019202020212022202320242025E2026E先进封装及其他非晶圆业务前道设备基础设施Fab城市/州地区凸块WMCMCoWoS_SCoWoS_LoSSoICAP1(研发)新竹台湾√√√√√AP2台南台湾√AP3龙潭台湾√√√AP5台中台湾√√√√AP6竹南台湾√√√√AP7嘉义台湾√√√√AP8台南台湾√√AP?亚利桑那州US√Q48全球半导体：堆叠更高，售价更高图表25：苹果可能采用新的WMCM（并排式）封装技术，取代当前的InFO（DRAM堆叠于SoC之上资料来源：台积电苹果应用处理器WMCM市场机遇2026(Pro版WMCM)WMCM上行空间AP芯片尺寸（平方毫米）100采用InFO的封装尺寸（平方毫米）196采用WMCM的封装尺寸（平方毫米）336采用InFO的封装数量（封装/晶圆）304采用WMCM的封装数量（封装/晶圆）171年末所需InFO封装产能（百万颗/月）15年末所需WMCM封装产能（百万颗/月）15年末所需InFO封装产能（千片晶圆/月）492027(全系WMCM)336Capacity(kwpm)CYCapacity(kwpm)CY2023CY2024CY2025ECY2026ECY2027ECoWoSWMCM40030020002033173373英特尔的EMIB_T封装技术英特尔嵌入式多芯片互连桥接‑T（EMIB‑T）技术预计仍在台积电进行。若采用范围扩大，英特尔最紧密的基板合作伙伴预计仍在台积电进行。若采用范围扩大，英特尔最紧密的基板合作伙伴图表28：英特尔的EMIB‑T是异构集成的经济高效解决方案，使其成为CoWoS的潜在替代方案来源：英特尔50种主导地位在后道设备领域非常罕见。我们认为，混合键合较高的进入壁垒一步骤中完成键合，它结合了电介质键合与嵌入式金属（铜）以形成9作为一种仍处于早期阶段的技术，市场对混合键合增长的预期相当陡峭2022‑2027年预测：Besi混合键合/TCB收入60060%50040040%30020020%2023财年2024财年2025财年预测2026财年预测2027财年预测混合键合TCB%混合键合+TCB，占总销售额 值得注意的是，芯片切割技术也可能需要演进。虽然目前的芯片切割主要激光开槽（隐形切割但存在向等离子切割或飞秒激光切割迁移的需求资料来源：DISCO52节外包给日月光控股（未覆盖）。台积电与日月光也在探索由日月光为寻在亚利桑那州开展封装测试业务，以为英伟达等客户实现生产地域多元化然而，混合键合需要一些前端技术，因此对洁净室要求更高，资本壁垒也Q预54术术什么是EMIB‑T？添这一进步提升了电源效率，支持高速芯片到芯片互连，并显著提这一进步提升了电源效率，支持高速芯片到芯片互连，并显著提射频转换器、SerDes和其他小芯片，以实现EMIB_T——一种可替代CoWoS的先进封装技图表2：英特尔的ClearwaterForest服务器CPU架构资料来源：英特尔资料来源：英特尔EMIB‑T：台积电CoWoS的潜在替代方案562w图表5：EMIB与EMIB‑T在小芯片集成方面的对比资料来源：英特尔图表6：EMIB：工艺流程图表7：EMIB‑T：工艺流程58•然而，我们认为其主要弱点在于缺乏经过验证的可靠记录，并且由于将硅桥埋入基板内并精确对准以确保其间的有效连接存在难度，可能导致生产良率较低。桥接基板的不同材料还会导致热膨胀系数不同，进而在芯片运行发热时在界面处•另一个考量是地缘政治因素：英特尔在美国拥有现有的先进封装产能。台积资料来源：英特尔，伯恩斯坦分析资料来源：台积电60全球半导体：堆叠更高，除了EMIB（2.5D封装）之外，英特尔也在关注3.5D除了EMIB（2.5D封装）之外，英特尔也在关注3.5D，研添封装技术TSMC英特2.5D节距：6μm→4.5μm→3μmFoverosDirect3D（混合键合）节距：10微米；密度：10,000/毫米SoIC‑P节距：25微米→16微米Foveros‑S,R,B(TCB)节距：36微米→25微米密度772/毫米→1600毫米,来源：英特尔EMIB_T与CoWoS的成本对比考虑到生产载板边缘的'浪费'更少，EMIB工艺整体上应更便宜。EMIB所用的基板比EMIB_T与CoWoS的成本对比考虑到生产载板边缘的'浪费'更少，EMIB工艺整体上应更便宜。EMIB所用的基板比0316T（相当于Rubin）~90‑T（相当于Rubin）~530美元~530美元~920美元~620‑630美元~1,100美元Lower总成本对其先进封装业务机会规模的信心有所增强。该公司此前认为单个数亿美元级别，而现在则暗示每个机会的价值可能际影响可能更为有限，因为先进封装产能可能持续紧张，其他客户很可揖斐电（优于大市在我们看来，投资这一主题的最佳方式可能是通过好揖斐电，并继续将其作为日本半导体板块中除SPE以外的首选标的。揖斐电的英伟达故3662图表14：财务影响：每一百万颗芯片从CoWoS（台积电）财务影响TSMC收入影响+1百万x300美元~12%EMIB_T——COWOS的替代性先进封装技术64进行物理缩微在经济上正变得越来越困难。尽管如此，制程节点迁移仍的互连开始导致布线拥塞和干扰，从而降低信号完背面供电网络属于一种称为设计技术协同优化的技术范畴，其核变得重要。在过去数十年晶体管诞生以来，微缩主要通过缩小晶体管尺寸字面意义上指的是特定节点内晶体管栅极的几何长度。随后，诸如高K金属栅等功耗微缩方法被采用，以推动集成电路在90平面栅结构不再有效，晶体管开始采用非平面结构。 添逻辑芯片——面向2纳米及以下节点的背面供电技术来源：英特尔来源：台积电来源：台积电来源：应用材料公司66对逻辑密度微缩的贡献逻辑芯片—面向2纳米及更先进节点的背面供电技术，添一），背面供电网络（BSPDN）的三种实现方案），采用背面供电技术时，电源轨首先在前道工序中制造，随后在背面减薄之后通过纳米级硅通孔连接到背面电源互连。然而，该工艺存在一前道工序中插入金属，存在金属污染和器件性能退化的风险。此外添68相比之下，英特尔的PowerVia技术改进最后，直接背面接触技术通过直接从源极或漏极的底部而非顶部（面（如PowerVia技术）进行布线，将初使用诸如SiGe的占位材料，随后被金属取代。其次，逻辑工艺—面向2纳米以下的背面供电技术69 尔资料来源：SemiWiki、尔资料来源：SemiWiki、Hardwareluxx、伯恩斯坦分析英特尔334EXHIBIT11:Samsung计划在SF2Z中采用BSPDN技术，预计将于202年开始大规模生产EXHIBIT12:台积电已采用背面接触方法，其性能优于英特尔的PowerVia方法70报进晶圆键合工艺的目的纯粹是为了在结构上支撑和加固器件晶圆，以防止逻辑芯片——面向2纳米及更先进节点的背面供电技术71添），。2026‑2030E：背面供电网络产能2026‑2030E：背面供电网络产能2029E2030E02026年预测2028年预测2027年预测逻辑芯片EUV晶圆产能（千片/月）测逻辑芯片EUV晶圆产能（千片/月）测TSMC英特尔515TSMC英特尔40TSMC英特尔68.8%85.0%87.5%88.9%90.6%28.6%20.4%22.5%26.3%添分假逻辑芯片——面向2纳米及更先进节点的背面供电技术73东京电子：晶圆对晶圆键合设备的主要供应商我们覆盖范围内的另一个显著受益者可能是东京电子，因其晶圆对晶东京电子：晶圆对晶圆键合设备的主要供应商的市场份额领先，其次是东京电子，占有>20%的份额，其余大部分份额来自Süss的市场份额领先，其次是东京电子，占有>20%的份额，其余大部分份额来自Süss9CapexBSPDN增量产能CapexBSPDN增量产能6.4%9.7%8.0%9.7%29.0%22.5%28.2%33.8%25.7%32.2%38.6%4.0晶圆对晶圆键合市场份额20%65%20%65%EVGroup东京电子SÜSSMicroTec其他74），添。逻辑芯片——面向2纳米及以下节点的背面供电技术76）；与存储单元阵列并排制造。随后，存储单元开始制造在外围电路之上），添技术优势的标榜。这种垂直微缩面临的挑战之一在于蚀刻，尤其是通道一代设备一次只能蚀刻有限层数，因此通常采用多层（或多堆叠）方案多层架构也带来了自身的问题。由于底层和顶层是分别需要精确对准。此外，由于需要额外的工艺步骤，这会降低制造吞吐量。集团（已覆盖）一直提议采用低温蚀刻技术，以实现更高的深宽比蚀刻，（研B本质上源于存储单元和外围电路可以采用两种不同的工艺分别制造，各外围电路进行优化。其中一个例子是存储单元阵列所需的高温退火工艺键合的良率仍有待提升，可能无法带来明显的成本优势（如果有的话）。然键合的良率仍有待提升，可能无法带来明显的成本优势（如果有的话）。然），78资料来源：铠侠、SK海力士、伯恩斯坦分析）：业的原因之一。长江存储正在扩大产能，但由于不确定其扩产是否基于先因此难以判断近期是否会带来额外的设备采购。尽管如此，长江存储将晶按代次的详细出货量细分数据，但这可能意味着BiCS8以及由此涉及的按代次的详细出货量细分数据，但这可能意味着BiCS8以及由此涉及的），•作为键合前处理，存储单元晶圆的边缘被修整，键合表80全球半导体：堆叠得更高，资料来源：DISCO，伯恩斯坦分析键合渗透率晶圆投片量键合渗透率公司2024年实际值（千片/月）三星5600%30%60%75%铠侠46030%50%65%80%80%SK海力士2350%30%60%75%美光0%0%30%60%其他340%0%0%0%0%310553892隐含市场渗透率9.6%21.4%38.3%61.7%73.2%602026E2027E2028E2029E2030E902029年预测2028年预测2026年预测2030年预测2027年预测切828展示了我们的初步分析，通过每kwpm的资本支出8展示了我们的初步分析，通过每kwpm的资本支出报SCOCapexIntensity($mn/CapexIntensity($mn/kwpm)2.02.53.03.55.0%7.5%10.0%12.5%15.0%4.9%7.3%9.8%12.2%14.6%6.5%9.8%13.0%16.3%19.5%8.1%12.2%16.3%20.3%24.4%9.8%14.6%19.5%24.4%29.3%22.8%28.5%34.2%东京电子：晶圆对晶圆混我们覆盖范围内另一个值得关注的受益者可能是东京电子及其晶圆对晶圆混合键合机。在东京电子：晶圆对晶圆混我们覆盖范围内另一个值得关注的受益者可能是东京电子及其晶圆对晶圆混合键合机。在（研xhi报bit）我们继续预期后端半导体生产设备（SPEs）未来将呈现更强的增长趋势，正如晶圆对晶圆键合市场份额EVGroup东京电子SÜSSMicroTec其他20%46750160346750160346750160384全球半导体：堆叠更高，DRAM将追随NAND的脚步走向3D堆叠刻强度提出了更高要求。未来两到三年，这一趋征尺寸。在此之后，存储器制造商正计划进行重大的架构所实现的显著优势。这些优势包括大幅缩减芯片面积、提升每片晶圆可产扩大核心区域面积、分别优化逻辑与存储晶圆的制造工艺、增强热稳定性而非持续缩小特征尺寸。这一演进代表了内存设计范式的转变，为前所未DRAM—CBA堆叠技术或将赋能下一代架构体晶圆对齐并面对面键合，使其如同单个晶圆般工作。本质上，两个晶圆键合后，组合晶圆可被切割成单个芯片，这些芯片现在包含来自两个原始晶造，而是可以在两个独立的晶圆上分别制造，然后通过键合堆叠在一起。一步加工，然后切割成独立的存储芯片。每个芯片现在都由一个堆叠86性电路。在传统的存储芯片中，存储单元阵列和外围电路并排构建在同一历史上，这种并排集成意味着外围晶体管必须与存储单元在同一工艺流先被制造出来，随后存储电容器和单元阵列结构才在同一芯片上紧这带来了设计上的折衷：逻辑晶体管必须具备热稳定性且工艺更为成熟积需同时容纳两者。外围电路与存储单元阵列在芯片布局中呈“并排”关DRAM—CBA堆叠技术或将赋能下一代架构图表3：传统DRAM架构，其用于控制功能的外围晶体管与由电微小的正电荷变化被放大为高电压（逻辑1），而0）。这些数值存储在一个称为行缓冲器的锁存结构中。感测放大9与外围电路相邻，这些晶体管在存储元件之前制造。因此，它们与外围电路相邻，这些晶体管在存储元件之前制造。因此，它们持成本效益，尽管外围晶体管的需求各异，行业通常仍依赖单一技术平台 （添）立88全球半导体：堆叠更高，CBA的优势芯片面积缩减与电气性能提升一起，实现了显著的面积节省，使得这些区域可以重叠，而非在芯片采用CBA的首要且最显著的益处在于，通一起，实现了显著的面积节省，使得这些区域可以重叠，而