第4章CMOS数字集成电路

1第四章CMOS数字集成电路

MOS集成电路具有集成度高、功耗低的特点，是当今大规模集成电路的主流产品，尤其是CMOS集成电路。2026/4/6

韩良12基本知识提示：NMOSPMOS增强型耗尽型四端器件沟道长度调制效应(短沟效应):饱和区截止饱和非饱和NMOS2026/4/6

韩良23§4-1MOS传输门

MOS传输门就是通过控制MOS管的导通和截止来实现信号的传输。结构简单，控制灵活，是组成MOS电路的基本单元之一。2026/4/6

韩良34

思考题1.NMOS传输门、PMOS传输门、CMOS传输门各自的优缺点是什么？2.传输门的传输速度与哪些因素有关？2026/4/6

韩良454.1.1单沟传输门

1.

NMOS传输门IOG“0”IOGG为“1”电平时

NMOS开启，传送信号G为“0”电平时

NMOS管截止，不传送信号。O点电容通过饱和导通的NMOS管放电，NMOS管逐渐进入非饱和，放电加快，最终O点达到与I点相同的“0”。(1)由I向O传送“0”时(假设O初始为“1”)2026/4/6

韩良564.1.1单沟传输门

1.

NMOS传输门(续)“1”IOG

O点电容通过饱和导通的NMOS管充电，当O点电位上升到比G点电位低一个VTn时，NMOS管截止。即最终O点达到的“1”比G点的“1”低一个VTn

。(2)由I向O传送“1”时(假设O初始为“0”)2026/4/6

韩良674.1.1单沟传输门

2.

PMOS传输门G为“0”电平时

PMOS开启，传送信号G为“1”电平时

PMOS管截止，不传送信号。O点电容通过饱和导通的PMOS管充电，PMOS管逐渐进入非饱和，充电加快，最终O点达到与I点相同的“1”。(1)由I向O传送“1”时(假设O初始为“0”)IOG“1”IOG2026/4/6

韩良784.1.1单沟传输门

2.

PMOS传输门(续)

O点电容通过饱和导通的PMOS管放电，当O点电位下降到比G点电位高一个|VTp|时，PMOS管截止。即最终O点达到的“0”比G点的“0”高一个|VTp|

。(2)由I向O传送“0”时(假设O初始为“1”)“0”IOG韩良2026/4/6

韩良894.1.2CMOS传输门O点电容通过饱和导通的NMOS管和PMOS管放电，NMOS管逐渐进入非饱和，PMOS管逐渐截止，最终O达到与I相同的“0”。(1)由I向O传送“0”(O初始为“1”)OIGGG为“0”电平、G为“1”电平时

NMOS、PMOS管都截止。G为“1”电平时、G为“0”电平

NMOS、PMOS管都开启。OIGG“0”韩良2026/4/6

韩良9104.1.2CMOS传输门(续)

O点电容通过饱和导通的NMOS管和PMOS管充电，PMOS管逐渐进入非饱和，NMOS管逐渐截止，最终O达到与I相同的“1”

。(2)由I向O传送“1”(O初始为“0”)OIGG“1”韩良2026/4/6

韩良10114.1.3MOS传输门的速度GViVoGViVoGnViVoGp

MOS传输门的传输速度与节点电容、前级驱动能力、和自身MOS管的W/L有关。

对于自身来说，W/L越大，导通电阻越小，传输速度越快。

对于单沟传输门来说，传送“1”和“0”的速度不同，而对于CMOS传输门可以达到相同。2026/4/6

韩良11124.1.4MOS传输门的特点1)NMOS传输门能可靠地快速传送“0”电平，传送“1”电平时较慢，且有阈值损失；2)PMOS传输门能可靠地快速传送“1”电平，传送“0”电平时较慢，且有阈值损失；3)CMOS传输门能可靠地快速传送“1”电平和“0”电平，但需要两种器件和两个控制信号4)MOS传输门具有双向传输性能2026/4/6

韩良1213作业(不交)1.NMOS传输门、PMOS传输门、CMOS传输门各自的优缺点是什么？2026/4/6

韩良1314§4-2静态MOS反相器

MOS反相器特性的分析是MOS基本逻辑门电路分析的重要基础。2026/4/6

韩良1415

思考题1.

各种MOS反相器的结构有何不同？各自的优缺点是什么？2.各种MOS反相器的输出高低电平是多少？分别受什么因素影响？3.什么叫有比电路？什么叫无比电路？4.各种MOS反相器的速度、功耗、噪声容限分别受哪些因素影响？2026/4/6

韩良15164.2.1电阻负载NMOS反相器

1.结构和工作原理VOH=VDD(VDD–VOH)/RL=0Vi为低电平VOL时，MI截止Vi为高电平VOH时，MI非饱和(VDD–VOL)

/RL

=KI[2(VOH

-VTI)VOL-VOL2]ViVoRLVDDMI

VOL

VDD1+2KI

RL(VOH

VTI)其中:KI=WL()

ox

o2tox21

COXWL=2026/4/6

韩良16174.2.1电阻负载NMOS反相器

2.基本特性RL若小：VOL高，功耗大，tr小;W/L若小(即KI小)：VOL高，功耗小,，tf大。ViVoRLVDDMNRL减小VILVIHVOHVOLVoVi0

VOL

VDD1+2KI

RL(VOH

VTI)0VitVDD0VotVDD2026/4/6

韩良17ViVoRLVDDMN（1）VOH=VDD（2）VOL

VDD1+2KI

RL(VOH

VTI)有比（3）RL占较大面积或采用特殊工艺（4）上升速度慢（5）噪声容限小（6）静态功耗大4.2.1电阻负载NMOS反相器

2.基本特性2026/4/6

韩良18FRLVDDNMOSPDNIn1InNABnand2FRLVDDABFFnor2RLVDDABFDECRLVDDaoi221ABFDCERLVDDoai324.2.1电阻负载NMOS反相器

3.门电路结构PDN-pulldownnetwork2026/4/6

韩良19204.2.2E/E饱和负载NMOS反相器

1.结构和工作原理ViVoVDDMLMIVOH=VDD

VTL

KL(VDD-VOH-VTL)2=0Vi为低电平VOL时,MI截止,ML饱和Vi为高电平VOH时,MI非饱和,ML饱和KL(VDD-VOL-VTL)2=KI[2(VOH-VTI)VOL-VOL2]其中：

R

=KIKL=(W/L)I(W/L)LVOL

(VDD

VTL

)22

R(VOH

VTI)有比电路2026/4/6

韩良20214.2.2E/E饱和负载NMOS反相器

2.单元特点ViVoVDDMLMIVoVi

R减小(KI/

KL)(1)VOH比电源电压VDD低一个阈值电压Vt（有衬底偏值效应）；(3)ML和MI的宽长比分别影响tr和tf。(4)上升过程由于负载管逐渐接近截止，tr较大。(2)VOL与

R有关，为有比电路；0Vot2026/4/6

韩良21ViVoVDDMLMI（1）VOH=VDD

VTL还受衬偏影响（3）上升速度慢（负载管小且逐渐截止）（4）噪声容限小（5）静态功耗大（2）VOL

有比(VDD

VTL

)22

R(VOH

VTI)（6）器件少，面积小4.2.2E/E饱和负载NMOS反相器

2.单元特点2026/4/6

韩良22VDDMLFNMOSPDNIn1InNABFDECaoi221VDDMLABFDCEoai32VDDMLABFFnor2VDDMLABnand2FVDDML4.2.2E/E饱和负载NMOS反相器

3.门电路结构2026/4/6

韩良23ViVoVDDMLMIVGG

VOH=VDDKL[2(VGG-VOH

-VTL)(VDD-VOH)

-(VDD

-VOH)

2]

=0VGG

>

VDD

+VTL

Vi为VOL时，MI截止，ML非饱和VDDMLVGGFNMOSPDNIn1InN4.2.3E/E非饱和负载NMOS反相器

1.结构和工作原理2026/4/6

韩良24254.2.3E/E非饱和负载NMOS反相器

1.结构和工作原理(续)ViVoVDDMLMIVGGKI

[2(VOH

-VTI)VOL-VOL2]

KL[2(VGG

-VOL

-VTL)(VDD

-VOL)

-(VDD

-VOL)

2]

=VOL

VDD22m

R(VOH

VTI)其中：

R

=KIKL=(W/L)I(W/L)Lm

=VDD2(VGG

VTL)

VDD0m<1Vi为VOH时，MI非饱和，ML非饱和2026/4/6

韩良25264.2.3E/E非饱和负载NMOS反相器

2.单元特点ViVoVDDMLMIVGGVoVi(KI/KL)

R增大(1)双电源(2)VOH=VDD

(3)VOL与

R有关，为有比电路；(4)VGG越高，tr越小，但是VOL越大，功耗越大。2026/4/6

韩良26ViVoVDDMLMIVGG（1）双电源（2）VOH=VDD（5）噪声容限小（6）静态功耗大（7）器件少，面积小（3）有比VOL

VDD22m

R(VOH

VTI)（4）上升速度慢（负载管小）4.2.3E/E非饱和负载NMOS反相器

2.单元特点2026/4/6

韩良274.2.4自举负载NMOS反相器

1.结构和自举原理初始状态：

Vi=VOH，Vo=VOLMB、ML饱和、MI非饱和VOL

(VDD

VTB

VTL

)22

R(VOH

VTI)其中：

R

=KIKL=(W/L)I(W/L)L有比电路VGL=VDD

VTBViVoVDDMBMIMLCBVGLVDDMBMLCBVGLFNMOSPDNIn1InN2026/4/6

韩良28自举过程：

Vi

变为VOL,MI截止,Vo上升，

VGL随Vo上升(电容自举)，ViVoVDDMBMIMLCBVGLVGL=VDD

VTBVGSL=VGL

-VOLVOL上升，而电容两端电压不变当VOL上升到2VTB时，VGL上升到VDD+VTB，ML非饱和。4.2.4自举负载NMOS反相器

1.结构和自举原理2026/4/6

韩良29自举过程：

MB截止，ML逐渐由饱和进入非饱和导通，上升速度加快。自举结果：

tr缩短，VOH可达到VDD。ViVoVDDMBMIMLCBVGL4.2.4自举负载NMOS反相器

1.结构和自举原理2026/4/6

韩良30自举电路中的漏电，会使自举电位VGL下降(尤其是低频)，最低可降到：VGL=VDD

VTB，因而ML变为饱和导通，输出VOH=VDD

VTB

VTL为了提高输出高电平，加入上拉元件MA

(或RA)。ViVoVDDMBMIMLCBVGLMA4.2.4自举负载NMOS反相器

2.漏电上拉2026/4/6

韩良31（1）VOH=VDD→VDD

2VT（3）速度快（自举作用）（4）噪声容限小（5）功耗大（6）器件较多，还有电容ViVoVDDMBMIMLCBVGL有比VOL

(VDD

VTB

VTL

)22

R(VOH

VTI)（2）4.2.4自举负载NMOS反相器

3.单元特点2026/4/6

韩良324.2.5E/DNMOS反相器

1.结构和工作原理ViVoVDDMDMEVOH=VDDKD[2(0

-VTD)(VDD

-VOH)-

(VDD

-VOH)

2]

=0Vi为VOL时，ME截止，MD非饱和MD

为耗尽型器件，VTD<0，ME

为增强型器件，VTE>0，2026/4/6

韩良334.2.5E/DNMOS反相器

1.结构和工作原理（续）ViVoVDDMDMEKE[2(VOH

-VTE)VOL-VOL2]

KD(0

-VTD)2=VOL

VTD

22

R(VOH

VTE)其中：

R

=KEKD=(W/L)E(W/L)D有比电路（近似于无比电路）Vi为VOH时，ME非饱和，MD饱和2026/4/6

韩良344.2.5E/DNMOS反相器

2.单元特点(1)VOH可达到电源电压VDD(2)VOL与

R有关，但是VTD是关键的因素，近似于无比电路，面积小。(3)上升过程由于负载管由饱和逐渐进入非饱和，tr缩短，速度快。ViVoVDDMDME2026/4/6

韩良35ViVoVDDMDME（1）VOH=VDD（3）速度快（4）噪声容限小（5）静态功耗大（6）器件少，面积小（2）近似无比VOL

VTD

22

R(VOH

VTE)4.2.5E/DNMOS反相器

2.单元特点2026/4/6

韩良36VDDMDFNMOSPDNIn1InNABnand2FVDDMDABFDECaoi221VDDMDABFDCEoai32VDDMDABFFnor2VDDMD4.2.5E/DNMOS反相器

3.门电路结构2026/4/6

韩良374.2.6CMOS反相器

1.结构和工作原理ViVoVDDMPMNVi为VOL时，MN截止，MP非饱和-Kp

[2(VOL-VDD-VTP)(VOH-VDD)–(VOH-VDD)2]=0VOH=VDDVi为VOH时，MN非饱和，MP截止Kn[2(VOH-VTN)VOL-VOL2]=0VOL=0

无比电路MP

为PMOS,VTP<0,MN

为NMOS,VTN>02026/4/6

韩良384.2.6CMOS反相器

2.电压传输特性及器件工作状态表ViVoVDDMPMN截止非饱和VDD+VTP<Vi

VDD饱和非饱和VO+VTN<Vi

VDD+VTP饱和饱和VO+VTP

Vi

VO+VTN非饱和饱和VTN

Vi<VO+VTP非饱和截止0

Vi<VTNP管N管输入电压范围0VOViVDDVDDVDD+VTPVTN2026/4/6

韩良394.2.6CMOS反相器

3.噪声容限

0VOViVDDVILmaxVIHminVOHminVOLmaxSlope=-1VNMmax=min{VNMHmax,

VNMLmax

}VDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax2026/4/6

韩良404.2.6CMOS反相器

4.瞬态特性

VoVDDViMPMNCL0VotVDD0VitVDDCL为负载电容，带负载门数越多，连线越长，CL越大，延迟越大。2026/4/6

韩良414.2.6CMOS反相器

4.瞬态特性（续1）

(1)下降时间ViVoVDDMPMNCL0VotVDD90%10%tftf

=

tf1

+tf2

tf1是电容电压Vo从0.9VDD下降到(VDD-VTH)所需时间；tf2是电容电压Vo从(VDD-VTH)下降到0.1VDD所需时间。在tf1内MN工作在饱和区：2026/4/6

韩良424.2.6CMOS反相器

4.瞬态特性（续2）

(1)下降时间ViVoVDDMPMNCLtf

=

tf1

+tf2

从t1(对应Vo=0.9VDD)到t2（对应Vo=VDD-VTH）进行积分，可得2026/4/6

韩良434.2.6CMOS反相器

4.瞬态特性（续3）

(1)下降时间ViVoVDDMPMNCLtf

=

tf1

+tf2

按上述同样的方法，可求出电容电压从(VDD-VTH)放电到0.1VDD

所需的时间tf2

2kN(VDD-VTN)VDD

CLln

(19VDD

20VTN)2026/4/6

韩良444.2.6CMOS反相器

4.瞬态特性（续4）

(1)下降时间ViVoVDDMPMNCL2VDD

KN(VDD

VTN)CLVTN0.1VDDVDD

VTN

+1ln(19VDD

20VTN)=KN越大

tf越小tf

=

tf1

+tf2

2026/4/6

韩良454.2.6CMOS反相器

4.瞬态特性（续5）

(1)下降时间ViVoVDDMPMNCLtf

=

tf1

+tf2

假设VTN≈0.2VDD

kNVDDCL2tf

≈2026/4/6

韩良464.2.6CMOS反相器

4.瞬态特性（续6）

(2)上升时间ViVoVDDMPMNCL0VotVDD90%10%tr2VDD

KP(VDD|VTP|)CL|VTP|

0.1VDDVDD

|VTP|

+1ln(19VDD

20|VTP|

)=KP越大

tr越小tr

=

tr1

+tr22026/4/6

韩良474.2.6CMOS反相器

4.瞬态特性（续7）

(2)上升时间ViVoVDDMPMNCLtr

=

tr1

+tr2假设VTN≈0.2VDD

kPVDDCL2tr

≈kNVDD2tf≈CL如果希望tr

≈tf，则要求KN=

KP,由于

N≈2

P,需要使WP=2WN2026/4/6

韩良484.2.6CMOS反相器

5.功耗特性ViVoVDDMPMN(1)静态功耗PS

理想情况下静态电流为0，实际存在漏电流（表面漏电，PN结漏电），有漏电功耗：PS

=Ios

VDDCMOS电路功耗由三部分组成：静态功耗、瞬态功耗和节点电容充放电功耗。

设计时应尽量减小PN结面积2026/4/6

韩良494.2.6CMOS反相器

5.功耗特性（续1）

ViVoVDDMPMNCOCI0Vit0ITt

由于节点都存在寄生电容，因而状态转换时输入波形有一定的斜率，使NMOS和PMOS都处于导通态，存在瞬态电流，产生交变功耗。(2)瞬态功耗Pt2026/4/6

韩良504.2.6CMOS反相器

5.功耗特性（续2）

ViVoVDDMPMNCOCI0Vit0ITtPc

21(tr+tf)

ITmax

VDD

近似计算，假定交变电流为三角波。

设计时应尽量减小tr和tf(2)瞬态功耗Pt2026/4/6

韩良514.2.6CMOS反相器

5.功耗特性

(3)电容充放电功耗Pc

在状态转换过程中，结点电位的上升和下降，都伴随着结点电容的充放电过程，产生功耗。ViVoVDDMPMNCLPc=CL

VDD

22026/4/6

韩良524.2.6CMOS反相器

6.最佳设计

ViVoVDDMPMN(1)最小面积方案

芯片面积A=(Wn

Ln+Wp

Lp)

按工艺设计规则设计最小尺寸

Lp

=Ln

Wp

=Wn

面积小、功耗小、非对称延迟(2)

对称延迟方案

上升时间与下降时间相同tr

=tf

应有：Kp

=Kn，一般取：Lp=Ln则有：Wp/Wn

=

n/

p22026/4/6

韩良534.2.6CMOS反相器

7.单元版图示例

2026/4/6

韩良544.2.7作业1

说明什么是有比和无比电路？2CMOS反相器的功耗包括哪几部分？2026/4/6

韩良55§4-3标准CMOS静态基本逻辑门2026/4/6

韩良56

思考题

1.NMOS门电路中，输入端数对特性有何影响（静态和瞬态）？设计时如何考虑？2.CMOS门电路中，输入端数对特性有何影响（静态和瞬态）？设计时如何考虑？2026/4/6

韩良57584.3.1NMOS门电路

1.或非门（nor）VDDABCFVDDABCF输入管等效

等效为反相器进行性能分析，按最坏条件满足性能要求进行设计。2026/4/6

韩良58594.3.1NMOS门电路

2.与非门（nand）

等效为反相器时，等效输入管宽长比减小，严重影响VOL和tf

，因此输入端数不宜过多。VDDABF输入管等效VDDABF韩良2026/4/6

韩良59604.3.1NMOS门电路

3.与或非门VDDABCFDEVDDFABCDE韩良2026/4/6

韩良60614.3.1NMOS门电路

4.或与非门VDDAFDBCEVDDFADBCE韩良2026/4/6

韩良61624.3.1NMOS门电路

5.异或门（xor）VDDFABVDDVDDVDDABFF=A·B+A·B=A+B+A·B韩良2026/4/6

韩良62634.3.1NMOS门电路

6.异或非门（nxor）F=A·B+A·B=AB·(A+

B)VDDVDDVDDABFVDDFAB韩良2026/4/6

韩良63644.3.1NMOS门电路

6.异或非门（nxor）续F=A·B+A·BVDDABF

电路结构简单，但是与其它单元级联时会有电流灌入前级，影响输出低电平。韩良2026/4/6

韩良64654.3.1NMOS门电路

7.同相推挽输出驱动门VDDAFVDDAF上拉结构输出输出高电平低韩良2026/4/6

韩良65664.3.1NMOS门电路

8.反相推挽输出驱动门VDDAF韩良2026/4/6

韩良66674.3.1NMOS门电路

9.三态驱动门FAEnVDDFAEnVDD同相反相韩良2026/4/6

韩良671.PUN由PMOS管组成，PDN由NMOS管组成2.

PMOS管数与NMOS管数及输入端数都相同（为1时即是反相器）3.所有输入都同时分配到PUN和PDN中

5.稳定状态时PUN和PDN只有一个导通6.输出高电平为VDD，输出低电平为VSS

7.

理想静态功耗为零

FVDDNMOSPDNIn1InNPMOSPUNIn1InNVSS8.

单级门完成的功能都是反相的

4.PUN和PDN采用互为对偶网络

4.3.2标准CMOS静态基本门电路结构

2026/4/6

韩良68694.3.2标准CMOS静态基本门电路结构

1.或非门（nor）(1)电路结构示例VDDCBFnor4ADVDDABFFnor2VDDCBFnor3A韩良PDN中的NMOS管是单一的并联关系PUN中的PMOS管是单一的串联关系

2026/4/6

韩良69PUN导通时，等效PMOS管的宽长比减小(与端数有关)PUN(W/L)P/3VDDCBFnor3A4.3.2标准CMOS静态基本门电路结构

1.或非门（nor）(2)PUN等效分析示例2026/4/6

韩良70PDN导通时，随着导通NMOS管个数的增加，等效NMOS管的宽长比加大。PDN(W/L)N2(W/L)N3(W/L)NVDDCBFnor3A4.3.2标准CMOS静态基本门电路结构

1.或非门（nor）(3)PDN等效分析示例2026/4/6

韩良71②下降时间

tfNMOS管有导通的输出电平就会下降。下降时间tf随着NMOS管同时导通个数的增加而减小。或非门输入端数过多将会严增加上升时间tr，适合要求下降速度快的电路。①上升时间

trPMOS管全导通输出电平才会上升。上升时间tr随着输入端数的增加而增大。VDDCBFnor3A4.3.2标准CMOS静态基本门电路结构

1.或非门（nor）(4)特性分析示例2026/4/6

韩良72③转折电压V*设：

o

=KNKP=

N(W/L)N

P(W/L)P则：

1

=3

o

2

=6

o

3

=9

oV*逐渐远离VDD，低电平噪声容限下降。或非门输入端数过多将会严重影响噪声容限(V*)VDDCBFnor3AVDD0VOViVDD

o

34.3.2标准CMOS静态基本门电路结构

1.或非门（nor）(4)特性分析示例2026/4/6

韩良734.3.2标准CMOS静态基本门电路结构

1.或非门（nor）(5)单元版图示例2026/4/6

韩良7475韩良4.3.2标准CMOS静态基本门电路结构

1.或非门（nor）(5)单元版图示例2026/4/6

韩良75764.3.2标准CMOS静态基本门电路结构

2.

与非门（nand）(1)电路结构示例VDDABFnand4CDFABnand3CVDDABFnand2VDDPDN中的NMOS管是单一的串联关系PUN中的PMOS管是单一的并联关系

2026/4/6

韩良76PUN导通时，随着导通PMOS管个数的增加，等效PMOS管的宽长比加大。FABnand3CVDDPUN(W/L)P2(W/L)p3(W/L)p4.3.2标准CMOS静态基本门电路结构

2.

与非门（nand）(2)PUN等效分析示例2026/4/6

韩良77PDN导通时，等效NMOS管的宽长比减小(与端数有关)FABnand3CVDDPDN(W/L)N/34.3.2标准CMOS静态基本门电路结构

2.

与非门（nand）(3)PDN等效分析示例2026/4/6

韩良78①上升时间trPMOS管有导通的输出电平就会上升。上升时间tr随着PMOS管同时导通个数的增加而减小。与非门输入端数过多将会严重增加下降时间tf，适合要求上升速度快的电路。FABnand3CVDD②下降时间tfNMOS管全导通输出电平才会下降。下降时间tf随着输入端数的增加而增大。4.3.2标准CMOS静态基本门电路结构

2.

与非门（nand）(4)特性分析示例2026/4/6

韩良79③转折电压V*FABnand3CVDD设：

o

=KNKP=

N(W/L)N

P(W/L)P则：

1

=

o/3

2

=

o/6

3

=

o/9V*逐渐靠近VDD，高电平噪声容限下降。与非门输入端数过多将会严重影响噪声容限(V*)VDD0VOViVDD

o

34.3.2标准CMOS静态基本门电路结构

2.

与非门（nand）(4)特性分析示例2026/4/6

韩良804.3.2标准CMOS静态基本门电路结构

2.

与非门（nand）(5)单元版图示例2026/4/6

韩良81824.3.2标准CMOS静态基本门电路结构

2.

与非门（nand）(5)单元版图示例2026/4/6

韩良82ABCEDFABDCEF2026/4/6

韩良8384ABDCEFABDCEF2026/4/6

韩良844.3.3标准CMOS静态复合门

(1)

结构特点

PDN中的NMOS管和PUN中的PMOS管都串联和并联的组合关系，而且它们是串并联对偶网络关系。

复合逻辑单级门的PDN和PUN中的器件都有串联关系，因而上升时间和下降时间都会加大。

复合逻辑单级门完成多级逻辑运算功能，组成较复杂逻辑比较灵活，有利于减少组成集成电路的门的级数，又有利于减小电路整体延迟。VDDNMOSPDNIn1InNPMOSPUNIn1InNVSS2026/4/6

韩良85(2)与或非门（aoi?..?）

VDDNMOSPDNIn1InNPMOSPUNIn1InNVSSPDN是由串联的NMOS管再并联组成。与或非门是单级逻辑门完成了“与”和“或非”两级逻辑运算，是复合逻辑门的一种。PUN是由并联的PMOS管再串联组成。与PDN中串联NMOS对应的PMOS管是并联关系。4.3.3标准CMOS静态复合门2026/4/6

韩良86

VDDABFCEDABCDE4.3.3标准CMOS静态复合门(2)与或非门示例1:

aoi32

2026/4/6

韩良87

VDDABFDABCEEDC4.3.3标准CMOS静态复合门(2)与或非门示例2:

aoi221

2026/4/6

韩良88894.3.3标准CMOS静态复合门(2)与或非门示例2:

aoi221

2026/4/6

韩良8990ABDCEF4.3.3标准CMOS静态复合门(2)与或非门示例2:

aoi221

2026/4/6

韩良90(3)或与非门（oai?..?）

VDDNMOSPDNIn1InNPMOSPUNIn1InNVSSPDN是由并联的NMOS管再串联组成。或与非门是单级逻辑门完成了“或”和“与非”两级逻辑运算，是复合逻辑门的一种。PUN是由串联的NMOS管再并联组成。与PDN中并联NMOS对应的PMOS管是串联关系。4.3.3标准CMOS静态复合门2026/4/6

韩良9192VDDABFDABCEDCE4.3.3标准CMOS静态复合门(3)或与非门（oai）示例1:oai322026/4/6

韩良92934.3.3标准CMOS静态复合门(3)或与非门（oai）示例1:oai322026/4/6

韩良9394ABDCEF4.3.3标准CMOS静态复合门(3)或与非门（oai）示例1:oai322026/4/6

韩良9495VDDACFABEBEDDC4.3.3标准CMOS静态复合门(3)或与非门（oai）示例2:oai2212026/4/6

韩良95964.3.3标准CMOS静态复合门(3)或与非门（oai）示例2:oai2212026/4/6

韩良9697ABDCEF4.3.3标准CMOS静态复合门(3)或与非门（oai）示例2:oai2212026/4/6

韩良9798ABFF=A+B+A·B4.3.4CMOS静态复合逻辑单元(1)异或门（xor）示例12026/4/6

韩良98AVDDBFVDDVDDF=AB+A·B=AB+A·B

ABFVDDVDD4.3.4CMOS静态复合逻辑单元(1)异或门（xor）示例22026/4/6

韩良99100AVDDBFVDDVDDABF4.3.4CMOS静态复合逻辑单元(1)异或门（xor）示例22026/4/6

韩良100101ABFF=A·B·(A+B)4.3.4CMOS静态复合逻辑单元(1)异或非门（nxor）示例12026/4/6

韩良101ABFVDDVDDVDDAVDDBFVDDF=AB+A·B=AB+A·B

4.3.4CMOS静态复合逻辑单元(2)异或非门（nxor）示例22026/4/6

韩良102ABFABFF=AB+A·B=AB+A·B4.3.4CMOS静态复合逻辑单元(2)异或非门（nxor）示例12026/4/6

韩良103104FAEnVDDFAEnVDDVDDAFCCCC4.3.4CMOS静态复合逻辑单元(3)双向强驱动三态门2026/4/6

韩良1044.3.4CMOS静态复合逻辑单元(4)单向强驱动三态门2026/4/6

韩良105VDDNMOSPDNIn1InNPMOSPUNIn1InNVSSCFC

PMOS传输门与PUN串接在电源VDD与输出F之间

NMOS传输门与PDN串接在地VSS与输出F之间

PMOS传输门与NMOS传输门受相反信号控制

由于传输管的串入，输出驱动能力下降。①结构4.3.4CMOS静态复合逻辑单元(5)内部三态门（钟控三态门——C2MOS）2026/4/6

韩良106VDDACFCABFCCVDDABFCCVDD钟控或非门钟控与非门钟控反相器4.3.4CMOS静态复合逻辑单元(5)内部三态门（钟控三态门——C2MOS）②示例2026/4/6

韩良107F=A=AFAAVDDMP1MN1FVDDMP2MN2A

从逻辑功能上讲，buffer是允余单元，其目的是为了得到一定的延迟或驱动。（详见4.11介绍）4.3.4CMOS静态复合逻辑单元(6)缓冲器(buffer)

2026/4/6

韩良108§4-4伪NMOS逻辑和

差分级联电压开关逻辑2026/4/6

韩良1094.4.1伪NMOS逻辑

(1)结构及对比VDDMLFNMOSPDNIn1InNVDDMDFNMOSPDNIn1InNNMOS逻辑FVDDNMOSPDNIn1InNPMOSPUNIn1InNVSSCMOS逻辑VDDNMOSPDNIn1InNVSSF伪NMOS逻辑2026/4/6

韩良110VDDFA1A2A3B1B2N逻辑块VDDA1FCA2B1B2DN逻辑块PDN4.4.1伪NMOS逻辑

(2)单元电路示例2026/4/6

韩良111VDDNMOSPDNIn1InNVSSF伪NMOS逻辑（1）VOH=VDD（3）静态功耗≠0（6）速度慢（5）噪声容限低（4）器件少，面积小（2）VOL≠0，有比电路（7）与CMOS工艺兼容4.4.1伪NMOS逻辑

(2)单元特点2026/4/6

韩良1124.4.2差分级联电压开关逻辑（DCVSL）

(1)结构及特点VDDNMOSPDN1In1InNVSSFInNIn1NMOSPDN2VDDFVSSPMOS1PMOS2①PDN1和PDN2是对偶网络，输入信号也都对应互补（都是差分信号）。②PDN1和PDN2中，一个导通时，另一个一定截止。③稳态时，两个PMOS负载管一个导通一个截止。

2026/4/6

韩良113VDDNMOSPDN1In1InNVSSFInNIn1NMOSPDN2VDDFVSSPMOS1PMOS2④输出高、低电平分别为电源电位和地电位。⑤静态功耗理想值为零。VOH=VDDVOL=VSS⑥正反馈连接方式使电路输出状态转换速度快。4.4.2差分级联电压开关逻辑（DCVSL）

(1)结构及特点2026/4/6

韩良114VDDNMOSPDN1In1InNVSSFInNIn1NMOSPDN2VDDFVSSPMOS1PMOS2⑦同时完成两种互为反相的逻辑，得到的差分输出信号又为需要差分信号的电路省去了反相器，为整体电路又节省了器件数，而且还消除了差分信号因反相器产生的时延。4.4.2差分级联电压开关逻辑（DCVSL）

(1)结构及特点2026/4/6

韩良115VDDNMOSPDN1In1InNVSSFInNIn1NMOSPDN2VDDFVSSPMOS1PMOS2⑧DCVSL电路既具备伪NMOS电路的优点，又具备标准CMOS电路的优点。⑨输出状态由“1”到“0”转换时仍然有负载管尺寸与下拉网络等效尺寸比的要求，所以它并不算是无比电路。4.4.2差分级联电压开关逻辑（DCVSL）

(1)结构及特点2026/4/6

韩良116a)与/与非门b)与或门/与或非门

4.4.2差分级联电压开关逻辑（DCVSL）

(1)单元电路示例2026/4/6

韩良117118作业根据所给版图提取电路并说明该电路实现的功能。2026/4/6

韩良118§4-5传输门逻辑

2026/4/6

韩良1194.5.1常规传输门逻辑多个传输门串联在一起，由多个控制信号统一控制一个输入信号的传输，相当于完成“与”的功能。多个传输门的输出又可以并接在一起，实现对总线分时控制，相当于完成“或”的功能。传输门典型应用是多路选择器，2026/4/6

韩良120(1)

NMOS多路选择器F=P1·A·B+P2·A·B+P3·A·B+P4·A·BEVCCP4P3P2P1AABBF

元器件少，但是输出高电平低，速度慢。可以通过增加上拉和驱动电路来提高速度(四选一)4.5.1常规传输门逻辑2026/4/6

韩良121(2)

CMOS多路选择器P4P3P2P1ABFAAAABBBBEF=P1·A·B+P2·A·B+P3·A·B+P4·A·B可以用反相器加强驱动。两种MOS器件布局困难。(四选一)4.5.1常规传输门逻辑2026/4/6

韩良122(3)

复合式CMOS多路选择器P4P3P2P1AABBF便于布局布线F=P1·A·B+P2·A·B+P3·A·B+P4·A·BE可以用反相器加强驱动。(四选一)4.5.1常规传输门逻辑2026/4/6

韩良123(4)

异或/异或非门(二选一)F=AB+A·BF=AB+A·B4.5.1常规传输门逻辑2026/4/6

韩良124(5)

特点容易地实现多种逻辑功能，而且用的器件数少，有利于减少电路级数，提高电路速度。

不宜串联级数过多，而且一般都用反相器作为传输门组合最后的输出驱动。4.5.1常规传输门逻辑2026/4/6

韩良1254.5.2差动传输管逻辑（DPL）

(1)

原理采用两个完全相同的NMOS传输网络（包括控制信号及其控制方式）分别传送差分信号，由此又得到差分输出信号。2026/4/6

韩良126(2)

单元电路示例14.5.2差动传输管逻辑（DPL）ABABBBF=A+BF=A+Bb)OR/NOR

AABBF=A⊕BF=A⊕Bc)XOR/NXOR

AAABABBBF=ABF=ABa)AND/NAND

2026/4/6

韩良127(3)

单元电路示例24.5.2差动传输管逻辑（DPL）四选一电路AABBD1D1D2D2D3D3D4D4FF2026/4/6

韩良128(4)DPL的电平恢复缓冲器（Buffer）

4.5.2差动传输管逻辑（DPL）DPL由于是采用NMOS传输门网络，因此输出“1”的一端上升速度慢而且有阈值电压损失，但是与其互补的输出端一定是可靠的“0”。为此，通常输出采用差分电平恢复电路作为输出缓冲器。F'F'FFVDD2026/4/6

韩良129(5)特点4.5.2差动传输管逻辑（DPL）

①传输管网络全是NMOS管，器件尺寸小，速度快，连线简洁，面积小，寄生效应小，不需要N阱。

②完成较复杂逻辑时本身用的元件少，而且同时得到的是差分信号，构成其它逻辑电路时非常便捷。

③在产生输入差分信号时可能要求额外的反相器。

2026/4/6

韩良130131§4-6CMOS动态逻辑

2026/4/6

韩良1314.6.1动态MOS电路基本原理

MOS管的栅极存在寄生电容，而且漏电小。因此，具有一定时间的信号存储功能。为了信号不被丢失，有最低工作频率限制。VoViVDDMPMNViVoVDDMLMI2026/4/6

韩良1324.6.2动态NMOS电路

1.基本单元结构—有比电路ViVoVDD

DVi

DVo2026/4/6

韩良1334.6.2动态NMOS电路

2.改进的单元结构—无比电路VoViVoVDD

2D

1Vi

2

1D2026/4/6

韩良1344.6.2动态NMOS电路

3.改进的单元结构—低功耗无比电路ViVo

2

1ViVo

2D

1

1D2026/4/6

韩良1354.6.2动态NMOS门电路示例

4.门电路示例AVoVDD

DBBVoVDD

2D

1AAVo

2D

1

1DC2026/4/6

韩良1364.6.2动态NMOS门电路示例

5.移位寄存器示例ViVo

2D

1

1

1F

2

2E2026/4/6

韩良137Vi

2D

1

1

1F

2

2EM3M2M4M6M5C2C3C4C5Vi=1(Vi=0)，

1=1,2=0时，D=1(D=1)，

1变为0时，D=0(D=1)，

1=0,2=1时，E=0(E=1)，F=1(F=1)，

2变为0时，F=1(F=0)，

1=1,2=0时，Vo=F=ViV