【《芯片版图的设计技巧综述》2900字】

芯片版图的设计技巧综述目录TOC\o"1-3"\h\u27402芯片版图的设计技巧综述 114031.1常用匹配规则 134371.1.1MOS管匹配 139631.1.2电阻的匹配 273181.1.3电容的匹配 3226921.2解决工艺中的失配问题 4252921.2.1天线效应 441081.2.2虚设器件 4207501.2.3保护环 4286601.3版图规划 5一个好的版图设计对整个芯片的制造过程来说是至关重要的，所以想要设计好版图那么其设计技巧显得更为重要。CMOS工艺流程是一个复杂的微观世界，元器件的失配来源于种种原因。虽然这些微观变化不可能完全消除，但是可以通过合理的设计技巧来降低影响。所以在版图设计中，需要采用一些特定的版图设计技巧来实现电路内元器件的相对匹配，从而达到电路信号对称。在本章节中，将从匹配规则、解决失配问题和平面布局规划三个方面进行介绍，在后续的设计中也有相应的体现。1.1常用匹配规则在版图设计中，匹配分为横向匹配、纵向匹配和中心匹配。实现匹配有三个要点需要考虑，首先需要匹配的器件相互靠近，接着注意周围的器件，最后保持匹配器件方向一致[6]。掌握这三个要点只能实现最简单的匹配，在版图设计的过程中还会碰到许多特殊的情况，接下来将逐一介绍不同器件结构中的匹配。1.1.1MOS管匹配1.指状交叉布线这个方法在进行版图设计时，会遇到需要进行匹配的管子数量太多的情况，一般会选取这个交叉布线的方式进行对管子的匹配，常用的有ABAB、BAAB型。但是在用的时候大多时候会使用ABAB型，因为ABAB型的匹配性要比BAAB型要好[7]。如图1.1所示为AABBAABB型和ABBAABBA的匹配。图1.1指状交叉布线举例2.共质心布局在设计版图时，经常会遇到差分对、电流镜等这些电路，为了使这些电路在工作中输入失调的电压比较小，就需要对这些电路中的器件进行匹配，但是由于按照一般匹配会增加这些电路在制造工艺中由离子浓度梯度引起的失配，对这些器件进行了一个新的匹配方法叫“共质心匹配”也叫“对角线匹配”[8]，如图1.2所示。在之后的设计中会使用到。图1.2共质心布局1.1.2电阻的匹配电阻匹配：选择一个中间值作为根器件，通过对电阻的并联切分，把一整个电阻分为几个与根器件一样的阻值，这样做的好处是不仅占据了更小的面积，同时节省了接触电阻的总数，而根电阻又较大，所以接触电阻在总电阻中所占的比例缩小，占据主导地位的电阻是电阻器本身的薄层电阻[9]。如图1.3为了能使周围的电阻尽可能的靠的近一些，一般会采用指状交叉方式，把同名的电阻交叉排列且互相连线。图1.3电阻匹配1.1.3电容的匹配电容匹配：选择一个中间值作为单位电容，通过串并联的方式得到其他电容；在放置时，单位电容彼此靠近相同的方向放置，这样相对匹配的精度要更好[10]。如图1.4所示为一个电容的匹配方式，电容的容性组比例被拆分为1：2：4：8：16，这种匹配方式使电容受到的全局影响被相同的平分到各个电容上。图1.4电容匹配1.2解决工艺中的失配问题1.2.1天线效应在工艺的等离子刻蚀的时候会产生大量的带电粒子，会附着在刻蚀材料的表面，然后被大面积导体吸附，当被吸附的电荷越来越多到一定值时，电压也会越来越高，此时就会出现高电压将薄栅氧化层击穿的情况，这会让电路停止工作永久的丧失功能，这类出现的情况就是天线效应。解决天线效应的办法：在底部金属层上打通孔再用上层金属进行跳线连接或者为发生天线效应的地方加上一个反向二极管，使破坏栅层的电荷通过一个回路降低它们的接触。1.2.2虚设器件由于在工艺刻蚀的过程中会导致一些偏差的出现，因此需要防止刻蚀时可能出现刻蚀不足或者过度的结果，所以有时会器件周边增加一些器件，这些器件并不会连接到电路当中故对电路功能没有影响，这些虚设的器件被称为dummy器件。在MOS管两侧增加dummypoly，避免length受到影响。在DRC检查中，可能会遇到M1或者M2金属密度不足的情况，这时可以添加一些无用的器件来到达实际生产的目的，如图1.5所示。图1.5虚设器件1.2.3保护环在集成电路设计中噪声是一个很大的问题，尤其是数模混合电路，当由一条供电轨线相连晶体管，在它们开或关的时候就会产生两个短时间的闭合，致使轨线上出现一次长时间的短路。通过这一过程，电流通过晶体管再流到轨线就会导致另一个电流脉冲而这种脉冲就是所谓的噪声[11]。按照上述电路分析后可以看出PWM模块电路是数模混合电路，同样要重视噪声问题。保护环是一种消除噪声的方式就是把带有噪声的芯片和安静的芯片分开来。如图1.6所示保护环相当于一个围墙，主要是由一大圈的衬底组成，通过把整个模块包围的方式，把大部分的噪声引导到衬底，由于衬底接地也就是说把噪声导入到地。但如果衬底的接触尺寸很小，噪声同样也会穿过避障，向其它元器件逃窜，影响元器件的工作。反过来说如果是尺寸较大的接触就不会发生同样地事，所以需要选择一个较为合适的尺寸。甚至可以使用多个保护带把发出噪声的模块围起来，可以更进一步的减少噪声的外泄。但是在绘制版图时需要严格地使保护带严丝合缝，在本设计中也会用到。图1.6保护环保护环也可以避免闩锁效应的发生，使用P+环包围NMOS管并良好的接地，N+环包围PMOS管并接VDD，降低体电阻的阻值，降低触发风险。使用保护环对于版图设计者来说是一种很好的习惯，虽然这可能会对版图布局有所影响，但是好处也随之而来，这种方式能极大程度的保证芯片的可靠性。1.3版图规划版图设计的布局规划一般分为5个步骤，即确定电源网格和全局信号，定义输入输出信号，特殊设计考虑，电路模块划分和尺寸估计，以及版图设计完整性检查[12]。对实际生产项目而言，还有一个容易忽略的地方，就是应当熟悉所要设计版图对应的电路结构，与电路设计者进行沟通，并尽可能参考现有的完成度较高的版图设计，这样才可以不断优化设计好的版图。那么在本设计中也按照这5个步骤进行版图规划。1）确定VDD和GND衬底的位置，版图中会有大量的VDD和GND环状衬底，尽量让相同类型的衬底布局在相近的位置方便后续将整个电源信号的连接。同时要特别要注意电源线的宽度，一般会根据电路图上电源的电流值和设计规则文件来计算金属线的宽度，对于那些宽度较大的电源线上面的通孔数量也要相应增加。在版图规划中一定要观察并思考各子模块之间的信号关系，注意电路图中的架空连线。2）定义输入输出信号，版图设计者要和电路设计者进行沟通，确定上个模块的输入信号和下一个模块的输出信号，并在该模块与相邻模块之间的连接信号指定版图位置和分配连接金属层的宽度和层次。同时，设计者还需要对时钟信号、信号总线、关键路径信号及屏蔽信号进行特殊考虑[13]。3）在版图设计中经常会碰到一些特殊设计，在版图设计中往往需要运用特定的版图设计技巧来完成版图的绘制，上文中也有提到如版图中预防防天线效应、热梯度效应和闩锁效应等，还有就是对于对称性信号的设计要注意选用金属线层次和宽度。4）对电路模块进行划分和分析，设计者可以先使用软件工具先将电路图中的所有器件从库中进行调用，将版图和电路图上的器件一一对应起来，把划分好的子模块先大致的放置在一起预估尺寸，这可以帮助确定子模块的版图所占据总体模块版图的面积，那么同样的方式可以确定模