CN118173157B 内存全面测试方法及装置 （皇虎测试科技(深圳)有限公司）

道松坪山社区科技北二路25号航天微本发明公开了一种内存全面测试方法及装避免出现目标内存被误判为残次品的现象。此外，还可以对非残次品进行准确的质量等级划2号完整性测试包括有在施加环境波动因素条件下的第二RMT测试或在同时施加环境波动因次做所述输入输出I/O训练，直到在连续两次训练所得的两个数据线眼图收敛到完全一致二预设标准的第二对比结果确定所述目标内存是范和/或客户加严测试标准中的任一参数的测试，所述信号完整性测试还包括有RMT测试，所述环境波动因素包含有温度和电压，所述自身波动因素包含有芯片内部数据拓扑复杂自定义老化测试是指按照原厂自定义老化测试条件、测试时间和判断标准进行老化的测持续监测所述运行参数，并对在所述运行参数中的每个参数的波动幅度进行综合叠根据得到的基础测试结果判断所述目标内存是否通过基本系统测试3结果与第一预设标准的第一对比结果，判断所述目标内存的核心参数测试结果是否符合和/或，根据所述第二测试结果与第二预设标准的第二对比结果确定所述目标内存是标内存在反复上下电测试结果中的连续成功上电启动次数是否达到预设的第一次数阈值，当每次确定所述目标内存为残次品时，根据客户意见和/或所述目标内存所具备的修对所述目标内存进行出厂零错误测试，并根据出厂零错误测试结果确S501.根据出厂零错误测试结果，判断所述目标内存在On_dieECC机制下的错误计数S503.判断所述目标内存已做优等品检测的次数是否大于等于预设的第二次数阈值，S507.判断所述目标内存是否符合产品正态分布前半数以及通过第三RMT测试，若是，S509.判断所述目标内存在反复上下电测试结果中的连续成功上电启动次数是否达到4S512.判断所述目标内存是否符合产品正态分布@_2个标准差以及通过第二RMT测试，S514.判断所述目标内存在反复上下电测试结果中的连续成功上电启动次数是否达到所述基础测试模块，用于利用预设的基础测试模板对目标内存进行基得到的基础测试结果确定所述目标内存是否所述体制指标测试模块，用于当根据所述基础测试结果确定所述目标有信号完整性测试并且所述信号完整性测试包括有在施加环境波动因素条件下的第二RMT测试或在同时施加环境波动因素条件及自身波动因素条件下的第三RMT测试时，该测试包所述可靠性测试模块，用于当根据所述第一对比结果确定所述目标内存为非残次品根据所述第二测试结果与第二预设标准的第二对比结果确定所述目标内存是否为非残次5[0002]终端用户对电子产品的且诸如手机卡顿和电脑蓝屏等的对于内存测试存在并不全面进而影响测试结果与第二预设标准的第二对比结果确定所述目标内存是否为测试和/或电压参数测试，所述某个直流电压范围至少覆盖由JEDEC标准所定义的最大/最[0012]在一个可能的设计中，所述第一工作环境包括有第一高6括有用于测量在JEDEC标准、原厂设计规范和/或客户加严测试标准中的任一参数的测试，所述信号完整性测试包括有RMT测试、在施加环境波动因素条件下的第二RMT测试和/或在同时施加环境波动因素条件及自身波动因素条件下的第三RMT测试，所述环境波动因素包[0013]在一个可能的设计中，所述第二工作环境包括有第二高述反复上下电测试是指对待测试内存进行反复上下电处理以便得到连续成功上电启动次断标准进行老化的测试，所述老化是指待测试内存在上线过程中所产生参数漂移的现象，所述炼化是指通过检测手段使所述待测试内存渡过参数完整性测试包括有在施加环境波动因素条件下的第二RMT测试或在同时施加环境波动因素做所述输入输出I/O训练，直到在连续两次训练所得的两个数据线眼图收敛到完全一致时[0024]当每次确定所述目标内存为残次品时，根据客户意见和/或所述目标内存所具备7[0027]在一个可能的设计中，根据出厂零错误测试结果确定所[0028]S501.根据出厂零错误测试结果，判断所述目[0030]S503.判断所述目标内存已做优等品检测的次数是否大于等于预设的第二次数阈[0034]S507.判断所述目标内存是否符合产品正态分布前半数以及通过所述第三RMT测[0036]S509.判断所述目标内存在反复上下电测试结果中的连续成功上电启动次数是否[0039]S512.判断所述目标内存是否符合产品正态分布@_2个标准差以及通过所述第二[0041]S514.判断所述目标内存在反复上下电测试结果中的连续成功上电启动次数是否根据得到的基础测试结果确定所述目标内存是否8预设标准的第一对比结果确定所述目标内存是否为后根据所述第二测试结果与第二预设标准的第二对比结果确定所述目标内存是否为非残[0047](1)本发明创造性提供了一种对目标内存进行全面测试的新方案，即通过对目标第一对象称作第二对象,并且类似地可以将第二对象称作第一对象，同时不脱离本发明的9[0058]S1.利用预设的基础测试模板少覆盖由JEDEC(JointElectronDeviceEngineeringCouncil，联合电子设备工程委员[0060]S2.当根据所述基础测试结果确定所述目准等中的任一参数的测试，所述信号完整性测试包括但不限于有RMT(RankMarginingTool)测试、在施加环境波动因素条件下的第二RMT测试和/或在同时施加环境波动因素条件及自身波动因素条件下的第三RMT测试等，所述环境波动因素包含但不限于有温度和电述原厂设计规范用于在芯片原厂设计中贯彻执行国家现行法律法规，以满足芯片生产要求；其主要围绕核心参数展开设计，规范芯片的tRCD、tCL、tRP、tRASmin、tRFC、等核心参数(这些核心参数的具体含义为现有公知常识，例压和核心参数拉偏情况下，运行不同的测试程式对内存进行统压力测试，以便在实际应用端可以根据使用在高速数字和模拟电路设计中；信号完整性主要关心的是在电路中传输信号时能否准确、述第二RMT测试是指在施加环境波动因素条件下叠加并量化其共同有效访问窗口完整性测试并且所述信号完整性测试包括有在施加环境波动因素条件下的第二RMT测试或在同时施加环境波动因素条件及自身波动因素条件下的第三RMT测试时，该测试包括但不设标准的第一对比结果，判断所述目标内存的核心参数测试结果是否符合JEDEC标准以及[0064]S3.当根据所述第一对比结果确定所述结果与第二预设标准的第二对比结果确定所述目标内存是所产生参数漂移的现象，所述炼化是指通过检测手段使所述待测试内存渡过参数动荡阶产品的硬件上是否具备修复条件和/或判断是否存在有客户意见，然后在前述条件允许下存进行全面无遗漏的测试目的以及避免出现目标内存被误判为残[0072]S5.对所述目标内存进行出厂零高整个电脑系统的运行稳定性；On_dieECC为现有技术概念，其是针对单个DRAM颗粒每128bit长度的数据增加8bit的ECC校验位，校验位与数据一起存储在DRAM阵列中)机制、技术)机制和系统RAS(即指可靠性Reliability、可用性Availability和可维护性标准信号完整性测试(即所述RMT测试)和基本SLT(SystemL原厂设计规范的负两个标准差两套标准、信号完整性满足RMT裕量控制测试(即所述第二优等品，其预期返修率降低到原厂保证值的50若产品的核心参数同时满足JEDEC标准、原厂设计规范的前半数和客户指定需求三套标准、信号完整性满足稳定RMT裕量控制测试[0074]S501.根据出厂零错误测试结果，判断所述目[0077]S503.判断所述目标内存已做优等品检测的次数是否大于等于预设的第二次数阈[0082]在所述步骤S505中，若所述目标内存已做优等品检测的次数小于3且无老炼品检[0084]S507.判断所述目标内存是否符合产品正态分布前半数以及通过所述第三RMT测[0087]S509.判断所述目标内存在反复上下电测试结果中的连续成功上电启动次数是否[0091]S512.判断所述目标内存是否符合产品正态分布@_2个标准差以及通过所述第二定所述目标内存未符合所述产品正态分布@_2个标准差和/或未通过所述第二RMT测试，则[0095]S514.判断所述目标内存在反复上下电测试结果中的连续成功上电启动次数是否[0098]如图3所示，本实施例第二方