计算机组成原理之存储扩展及地址译码2讲课文档

计算机组成原理之存储扩展及地址译码第1页，共39页。优选计算机组成原理之存储扩展及地址译码第2页，共39页。24.1.1主存储器的基本结构主存通常由存储体、地址译码驱动电路、I/O和读写电路组成。第3页，共39页。34.1.1主存储器的基本结构（续）

存储体是主存储器的核心，程序和数据都存放在存储体中。地址译码驱动电路实际上包含译码器和驱动器两部分。译码器将地址总线输入的地址码转换成与之对应的译码输出线上的有效电平，以表示选中了某一存储单元，然后由驱动器提供驱动电流去驱动相应的读写电路，完成对被选中存储单元的读写操作。I/O和读写电路包括读出放大器、写入电路和读写控制电路，用以完成被选中存储单元中各位的读出和写入操作。第4页，共39页。44.1.2主存储器的存储单元位是二进制数的最基本单位，也是存储器存储信息的最小单位。一个二进制数由若干位组成，当这个二进制数作为一个整体存入或取出时，这个数称为存储字。存放存储字或存储字节的主存空间称为存储单元或主存单元，大量存储单元的集合构成一个存储体，为了区别存储体中的各个存储单元，必须将它们逐一编号。存储单元的编号称为地址，地址和存储单元之间有一对一的对应关系。第5页，共39页。54.1.2主存储器的存储单元（续）PDP-11机是字长为16位的计算机，主存按字节编址，每一个存储字包含2个单独编址的存储字节，它被称为小端方案，即字地址等于最低有效字节地址，且字地址总是等于2的整数倍，正好用地址码的最末1位来区分同一个字的两个字节。第6页，共39页。64.1.3主存储器的主要技术指标1.存储容量对于字节编址的计算机，以字节数来表示存储容量；对于字编址的计算机，以字数与其字长的乘积来表示存储容量。如某机的主存容量为64K×16，表示它有64K个存储单元，每个存储单元的字长为16位，若改用字节数表示，则可记为128K字节（128KB）。注意：通常情况下，应认为1MB代表1024KB。但在表述硬盘的存储容量时，目前习惯上1MB指1000KB。第7页，共39页。72.存取速度⑴存取时间Ta存取时间又称为访问时间或读写时间，它是指从启动一次存储器操作到完成该操作所经历的时间。例如：读出时间是指从CPU向主存发出有效地址和读命令开始，直到将被选单元的内容读出为止所用的时间；写入时间是指从CPU向主存发出有效地址和写命令开始，直到信息写入被选中单元为止所用的时间。显然Ta越小，存取速度越快。第8页，共39页。82.存取速度（续）⑵存取周期Tm存取周期又可称作读写周期、访内周期，是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。显然，一般情况下，Tm＞Ta。这是因为对于任何一种存储器，在读写操作之后，总要有一段恢复内部状态的复原时间。对于破坏性读出的RAM，存取周期往往比存取时间要大得多，甚至可以达到Tm=2Ta，这是因为存储器中的信息读出后需要马上进行重写（再生）。第9页，共39页。92.存取速度（续）⑶主存带宽Bm主存的带宽又称为数据传输率，表示每秒从主存进出信息的最大数量，单位为字每秒或字节每秒或位每秒。目前，主存提供信息的速度还跟不上CPU处理指令和数据的速度，所以，主存的带宽是改善计算机系统瓶颈的一个关键因素。为了提高主存的带宽，可以采取的措施有：缩短存取周期；增加存储字长；增加存储体。第10页，共39页。103.可靠性可靠性是指在规定的时间内，存储器无故障读写的概率。通常，用平均无故障时间MTBF来衡量可靠性。4.功耗功耗是一个不可忽视的问题，它反映了存储器件耗电的多少，同时也反映了其发热的程度。通常希望功耗要小，这对存储器件的工作稳定性有好处。大多数半导体存储器的工作功耗与维持功耗是不同的，后者大大地小于前者。第11页，共39页。114.2主存储器的连接与控制由于存储芯片的容量有限的，主存储器往往要由一定数量的芯片构成的。而由若干芯片构成的主存还需要与CPU连接，才能在CPU的正确控制下完成读写操作。第12页，共39页。124.2.1主存容量的扩展要组成一个主存，首先要考虑选片的问题，然后就是如何把芯片连接起来的问题。根据存储器所要求的容量和选定的存储芯片的容量，就可以计算出总的芯片数，即总片数＝将多片组合起来常采用位扩展法、字扩展法、字和位同时扩展法。第13页，共39页。131.位扩展位扩展是指只在位数方向扩展（加大字长），而芯片的字数和存储器的字数是一致的。位扩展的连接方式是将各存储芯片的地址线、片选线和读写线相应地并联起来，而将各芯片的数据线单独列出。如用64K×1的SRAM芯片组成64K×8的存储器，所需芯片数为：64K×8/64K×1=8片第14页，共39页。141.位扩展（续）

CPU将提供16根地址线、8根数据线与存储器相连；而存储芯片仅有16根地址线、1根数据线。具体的连接方法是：8个芯片的地址线A15～A0分别连在一起，各芯片的片选信号/CS以及读写控制信号/WE也都分别连到一起，只有数据线D7～D0各自独立，每片代表一位。当CPU访问该存储器时，其发出的地址和控制信号同时传给8个芯片，选中每个芯片的同一单元，相应单元的内容被同时读至数据总线的各位，或将数据总线上的内容分别同时写入相应单元。第15页，共39页。15位扩展连接举例

扩展条件：设目标容量为M字×N位，存储器芯片容量为m字×n位，M＝m，N>n，则需要的存储器芯片数＝N/n。第16页，共39页。162.字扩展字扩展是指仅在字数方向扩展，而位数不变。字扩展将芯片的地址线、数据线、读写线并联，由片选信号来区分各个芯片。如用16K×8的SRAM组成64K×8的存储器，所需芯片数为：64K×8/16K×8=4片16K

80000H3FFFH16K

84000H7FFFH16K

8C000HFFFFH......D7D0第17页，共39页。172.字扩展（续）CPU将提供16根地址线、8根数据线与存储器相连；而存储芯片仅有14根地址线、8根数据线。四个芯片的地址线A13～A0、数据线D7～D0及读写控制信号/WE都是同名信号并联在一起；高位地址线A15、A14经过一个地址译码器产生四个片选信号/CS，分别选中四个芯片中的一个。第18页，共39页。18字扩展连接举例

在同一时间内4个芯片中最多只有一个芯片被选中。第19页，共39页。192.字扩展（续）芯片编号A15A14

A13A8…A0地址范围SRAM芯片＃00000…0⌇11---10000H~3FFFHSRAM芯片＃10100…0⌇11---14000H~7FFFHSRAM芯片＃21000…0⌇11---18000H~BFFFHSRAM芯片＃31100…0⌇11---1C000H~FFFFH第20页，共39页。203.字和位同时扩展当构成一个容量较大的存储器时，往往需要在字数方向和位数方向上同时扩展，这将是前两种扩展的组合，实现起来也是很容易的。

D7D4D3D08K

40000H1FFFH8K

48K

42000H3FFFH8K

4例：用8K×4芯片组成16K×8存储器扩展条件：目标容量为M字×N位，存储器芯片容量为m字×n位，M>m，N>n，则需要的存储器芯片数＝（M/m）×（N/n）第21页，共39页。21字和位同时扩展连接举例

字和位同时扩展连接举例第22页，共39页。22地址译码介绍芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”1.存储芯片地址线的连接第23页，共39页。23片内译码地址线A9～A0存储芯片存储单元第24页，共39页。24片内译码000H001H002H…3FDH3FEH3FFH00…0000…0100…10…11…0111…1011…11（16进制表示）A9～A0片内10位地址译码10位地址的变化：全0~全1第25页，共39页。252.存储芯片片选端的译码存储系统常需要利用多个存储芯片进行容量的扩充，也就是扩充存储器的地址范围这种扩充简称为“地址扩充”或“字扩充”进行“地址扩充”时，需要利用存储芯片的片选端来对存储芯片（芯片组）进行寻址通过存储芯片的片选端与系统的高位地址线相关联来实现对存储芯片（芯片组）的寻址，常用的方法有：全译码——全部高位地址线与片选端关联（参与芯片译码）部分译码——部分高位地址线与片选端关联（参与芯片译码）线选法——某根高位地址线与片选端关联（参与芯片译码）片选端常有效——无高位地址线与片选端关联（不参与芯片译码）第26页，共39页。26地址扩充（字扩充）片选端D7～D0A19～A10A9～A0（2）A9～A0D7～D0-CE（1）A9～A0D7～D0-CE译码器00000000010000000000低位地址线高位地址线第27页，共39页。27片选端常有效A19～A15A14～A0

全0～全1D7～D027256EPROMA14～A0CE片选端常有效与A19～A15无关第28页，共39页。28地址重复1个存储单元具有多个存储地址的现象原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”例如：00000H～07FFFH选取的原则：高位地址全为0的地址高位地址译码才更好第29页，共39页。29⑴译码和译码器译码：将某个特定的“编码输入”翻译为唯一一个“有效输出”的过程译码器件：采用门电路组合逻辑进行译码采用集成译码器进行译码，常用的器件有：2-4（4选1）译码器74LS1393-8（8选1）译码器74LS1384-16（16选1）译码器74LS154第30页，共39页。30译码的概念N位编码输入2N位译码输出唯一有效的输出其余均无效译码器第31页，共39页。31门电路译码A1A0Y0Y1Y2Y3A19A18A17A16A15（b）（a）A0Y0Y1Y低电平有效高电平有效（c）第32页，共39页。32译码器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引脚图Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理图第33页，共39页。33译码器74LS138的功能表第34页，共39页。34⑵全译码所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多第35页，共39页。35全译码示例A19A18A17A15A14A13A16CBAE3138

A12～A0CEY6E2E1IO/-M2764第