CN119397978A 一种高压级联储能系统硬件在环仿真模型设计方法 （顺特电气设备有限公司）

一种高压级联储能系统硬件在环仿真模型本发明公开了一种高压级联储能系统硬件硬件在环仿真测试过程中所需的元器件仿真模型，并获取元器件仿真模型参数的时间变化特2根据硬件在环仿真测试内容，构建若干硬件在环仿真测试过程中所需基于硬件在环仿真测试指令和元器件仿真模型参数的时间变化特性获取大步长仿真模型与小步长仿真模型之间的待交换数据，按照待交换数据的时间变化特性，将待交换数据划分为若干组，并根据分进行硬件在环仿真测试，运行大步长仿真模型和小步长仿真模型，并识别参数的数据类型，获得与参数数据类型对应的时间变数据大小，其中，参数的数据类型包括模拟量和开关状态量，模拟量的时间变化特性为基于硬件在环仿真设备的硬件性能和元器件仿真模型参数的时间变间变化特性，第二步长小于嵌入小步长仿真模型的元器件仿真模型的参数的时间变化特进行硬件在环仿真测试，运行大步长仿真模型和小步长仿真模型，获得型中每个步长内实际运行时间和小步长仿真模型中每个步长内根据大步长仿真模型中每个步长内实际运行时间和小步长仿真模型中每个步长内实36.一种高压级联储能系统硬件在环仿真系统，用于实现权利要求1_5任一项所述的方高速板卡用于运行小步长仿真模型，慢速板卡用于运行大步长仿4站的数十万颗电芯及数十兆瓦大功率变流器合理分解为小容量的电池簇及与之功率匹配[0004]高压直挂级联储能系统中每相有几个至上百个储能模块（数量与电压等级相功率器件数量可多达上千个，这些功率器件的开通时间及时间间隔在数微秒到数十微秒。能系统造价高昂（以百万元计另外还有些运行性能需要电网特殊配合。这些因素使得级联储能系统的实际测试成本和试错成本非常高。近几年出现的硬件在环仿真技术成为测试技术手段。5[0007]针对现有的FPGA板卡仿真测试设备昂贵、FPGA板卡与CPU板卡结合仿真测试设备运行中较长步长仿真模型和较短步长仿真模型数据交互需要占用大量仿真步长时间的缺建立大步长仿真模型与小步长仿真模型之间的通6真模型中每个步长内实际运行时间和小步长仿真模型中每个步长内根据大步长仿真模型中每个步长内实际运行时间和小步长仿真模型中每个步长7元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。8则开关状态量的时间变化特性为，Tin为开关状态量发生变化的最短时小由数据精度要求决定，数据精度要求越高，所需bits越多。开关状态量的数据大小为。换上述各个分组数的一份，也就是对应各分组数据中的：全部分组数据、1/2分组数9得大步长仿真模型中每个步长内实际运行时间和小步长仿真模型中每个步长内实际运行[0035]根据大步长仿真模型中每个步长内实际运行时间和小步长仿真模型中每个步长件仿真模型分别分配到不同时间步长的仿真模型中，构建不同仿真时间步长的仿真模型，[0038]分析不同仿真时间步长的仿真模型运行需要交换的参数数据及该些待数据的时本实施例公开了一种高压级联储能系统硬件在环仿真系统，用于实现实施例1所[0042]根据高压级联储能系统中的常用元器件和硬件在环仿真测试指令，设计电网模时间步长能够满足高压级联储能系统的硬件在环仿真要求。CPU板卡内大步长仿真模型的[0046]对待交换数据进行分组并建立通信机制（按CPU板卡内大步长仿真模型的仿真时FPGA板卡内小步长仿真模型需要每1个仿真时间步长内完成交换的数据：IGBT触据，Q2为当前每2个仿真时间步长内完成交换[0051]根据上述分组结果建立FPGA板卡内小步长仿真模型与CPU板卡内大步长仿真模型型的运行时间满足仿真要求，CPU板卡上的大步长仿真模型的运行时间接近50us，满足在完成交换的数据……Qn为当前每n个仿真时间步长内完成交换的数据，n为将数据分为n[0062]用于高压级联储能系统硬件在环仿真模型的高速板卡快速性好（运行时间步长提出的硬件在环仿真模型设计方法，相对于现有的硬件在环仿真模型的设计方法，将部分元器件仿真模型分配到高速板卡（小步长仿真模型）中，可以大大降低硬件在环仿真设备模型对于运行中需要关注到数十微秒以及更长时间的元件模型，如