EDA行业系列报告202603期：系统级时代来临芯和领衔国产多物理场仿真

投资案件结论和投资分析意见半导体产业进入系统级时代，芯片层面从SoC转向先进封装下的Multi-Die芯片系统，AI对算力性能的需求进一步加速这一趋势；计算系统层面，芯片-先进封装-PCB-整机高度耦合，复杂度显著提升。在功耗密度显著增加的趋势下，多物理场仿真在各个层级成为关键工具。高功耗密度并非只是造成局部热点，而是引发一系列紧密耦合、相互强化的物理效应，由于设计冗余被极度压缩，所引发的问题将会对系统带来致命问题。跨层级、跨维度、一体化的多物理场仿真工具成为EDA相关标的：华大九天、概伦电子、广立微、芯和半导体（IPO辅导完成）。原因与逻辑底层驱动来自后摩尔时代，芯片通过先进封装的方式延续摩尔定律，无论是CPU出于对良率、成本、性能的综合考虑，还是GPU出于算力性能瓶颈突破的必然选择，Multi-Die系统在芯片层面已成为必然趋势。由于AI芯片的功耗密度剧增，芯片对物理场扰动的敏感度大幅增强，多物理场仿真的应用加速渗透。在系统层级，AI芯片功耗密度剧增、系统设计复杂度提升共同作用，引发系统级多物理场效应增强，以NVL72延迟出货为例，由芯片发热引发的连锁多物理场效应直接导致机柜系统稳定性缺陷。因此，传统的分层设计、接口传递方法论失效，行业需要跨层级、跨维度、一体化的多物理场仿真工具。海外三大EDA巨头并购已经验证这一趋势，均在CAE在半导体领域多物理场仿真能力上的不足，并进一步向服务器、汽车、机器人等整机系统方向延续。有别于大众的认识市场认为，多物理场仿真只是对传统EDA流程中的点工具进行能力升级。我们认为，除了将传统的单一物理场提升为多物理场分析，更重要的是EDA工具整体左移的变革，仿真被前置到设计前端环节，提前分析制造、封装的潜在问题，提升首次流片的成功率。市场认为，EDA工具市场空间增幅有限，整体随半导体产业平滑增长。我们认为，随着高电系统及系统中芯片应用的大幅增加，EDA+CAE的趋势不仅局限于半导体产业内。当前，AI服务器、新能源车就是很好的印证；未来，有望进一步拓展至机器人广阔领域。EDA+CAE边界消融，增长弹性突出。目录多物理仿真系统级时代EDA要需求 5底层驱动：系统杂度提升，多物理场耦合效应增强 5EDA工具：从单片DTCO向系统级STCO演进 市场规模：AI驱动下系统级EDA快速扩容 13海外：三巨头并购验证系统级趋势 14Synopsys：收购Ansys，补齐多物理场仿真能力 14Cadence：持续购构建多物理场仿真版图 16Siemens：收购Altair，强化系统级多物理场优化能力 18国内：和半体卡位统级19重公司值 23风提示 23图表目录图1：AnsysRedhawk-SC电热分析软件 5图2：Sys-Moore时代，EDA需要实现从硅基到全栈服务的演进 6图3：Intel逐步将Chiplet、3DIC等设计理念引入CPU设计 6图4：信号路径缩短和邻近效应加剧，多物理场仿真需求提升 7图5：2.5D/3D封装，垂直互连减少信号传输距离、集成度提升 7图6：RubinUltraGPU将采用4Die合封，HBM配置进一步增强 8图7：超微H1008卡服务器示意图 9图8：NVL72机柜密度显著提升 9图9：CadencePowerDC对电流、电压、温度进行仿真分析 10图10：多物理场仿真能力深度融合EDA工具 11图11：EDA工具在封装、PCB、整机等领域纵向延伸，支持系统级协同 12图12：2022-2025全球半导体市场销售额 13图13：2025年全球CAE/仿真软件市场份额 14图14：Ansys产品矩阵 15图15：Cadence产品矩阵 17图16：西门子EDA产品矩阵 18图17：芯和半导体产品矩阵 20图18：芯和填补上市EDA系统级空白 221：EDASTCO13表2：Cadence近年来通过并购补齐多物理场仿真版图 16表3：重点公司估值表 23近年来，多物理场仿真成为EDA工具重点发展方向。海外EDA巨头近年来重点布局多物理场仿真相关能力；2025年末，国内多物理场仿真相关EDA厂商芯和半导体完成IPO辅导。因此，本次报告结合半导体产业大趋势，具体介绍：1）EDA+CAE2）相关趋势如何影响EDA市场规模和增速？3）EDA多物理场仿真是对多个物理场相互耦合的复杂系统进行建模分析的CAE技术。在现实世界中，物理现象不会单独发生，电场、磁场、热场、机械场等物理场往往同时作用、相互耦合。多物理场仿真是在统一的仿真框架下，同时考虑多个物理场的相互作用与耦合效应，通过物理求解器进行建模分析的工具。多物理场仿真广泛应用于航天、汽车、电子等各类工业场景，通过在产品研发早期的虚拟环境中，精准预测并优化由多场耦合引发的潜在问题，从而减少物理测试次数、缩短研发周期并提升产品可靠性。半导体领域同样涉及多物理场仿真。随着先进制程和先进封装技术的不断推进，芯片设计走向3D、密度提升，各组件间电（电场、磁场、射频）、热（温度分布、对流散热）、力（热应力和变形、机械强度可靠性）等物理场耦合效应增强。多物理场仿真能在设计阶段更早、更准确地预测热失效、电迁移、信号失真等综合问题，大幅降低后期修正成本与产品开发风险。图1：AnsysRedhawk-SC热析件 新思科技官网2021年，Synopsys提出半导体产业进入Sys-Moore时代，芯片系统的复杂度提升。SysMoore=SystemComplexity+Moore’sLawComplexity，意味着在后摩尔时代，摩尔定律的推进，除了制程工艺提升硅片上单位面积晶体管数量的传统方法学，同时将提升集成度和复杂度的理念拓展到电子系统的每个环节，从晶体管、芯片到封装、板级、系统乃至软件层。用更通俗的方式理解，在2D的晶体管密度即将逼近物理极限之际，通过先进封装和系统组合封装的方式维持芯片产品（尤其是芯片系统）性能的指数级提升。图2：Sys-Moore时代，EDA需要实现从硅基到全栈服务的演进新思科技官网芯片层级：芯片设计思路从单个大芯片（SoC）向Multi-Die芯片系统演进。Multi-Die已经是先进制程芯片的通用设计思路。2017年，AMD推出代号为Naples的服务器级CPU，开始采用Chiplet（多芯粒）设计思路；随后Intel也开始采用相似设计思路。在最新一代的Xeon6+系列服务器CPU中，每颗CPU包含12个Computetiles、3个ActiveBaseTiles以及2个I/OTiles，芯片同时采用EMIB（2.5D高密度水平互连）及FOVEROS（3D立体堆叠封装）等先进封装工艺。这标志着芯片设计重心从在单一硅片集成一切转向了如何最优地集成和管理多个硅片。图3：Intel逐步将Chiplet、3DIC等设计理念引入CPU设计腾讯网Multi-Die系统的核心设计理念包括Chiplet、3DIC等。ChipletSoC设计思路相反，Chiplet切割成独立的小芯片，分开制造（可采用不同制程），再通过先进封装集成为一个芯片。Chiplet的优势在于：1）每个芯粒面积减小，提升良率，降低成本；2）灵活设计，加速迭代，Chiplet设计下可以做到类似模块化设计，仅更新部分芯粒、成熟IP以芯粒形式复用，满足多样化的定制需求、缩短产品推出周期；3）性能提升，Chiplet为突破单芯片面积上限提供了可行方案，通过将多个计算芯粒、HBM、专用加速单元等异构集成，构建传输能效优于PCB板级互连的方案，有效缓解内存墙等问题，提升整体系统性能。图4：信号路径缩短和邻近效应加剧，多物理场仿真需求提升搜狐，IC测试网3DIC：在二维平面集成的基础上，通过硅通孔（TSV）等技术将多层芯片或晶圆在垂直方向上进行堆叠和互连，实现三维方向上的系统集成，以突破传统平面集成的物理极限。3DIC与Chiplet相辅相成、协同发展，其优势在于：1）高密、高性能互连：通过硅通孔实现芯片间垂直互连，互连长度显著缩短，提供远超平面互连的带宽、更低的信号延迟和功耗，缓解数据传输瓶颈；2）更高效的异构集成系统：在不增平面面积的情况下大幅提升晶体管密度，允许不同工艺节点、材质的芯片进行堆叠，实现最佳性能与能效。图5：2.5D/3D封装，垂直互连减少信号传输距离、集成度提升36氪AI时代对算力的Scaling需求迫切，Multi-Die成为AI芯片必选项。AI芯片主要进行大规模并行计算，芯片内包含大量计算核心，并行计算时核心间需要频繁进行数据交换，若将计算核心拆分到多个芯粒，即使通过先进封装互连，其通信效率仍远低于Die内互连，造成Die间通信墙。因此AI芯片需要尽可能将计算核心集中在单片Die上，通过极宽、极短的片上互连网络实现高带宽和纳秒级的延迟，保证计算效率。算力芯片单Die面积已接近极限，Multi-Die延续算力提升。AI芯片单Die的面积在800mm²左右，已经接近光刻机单次曝光所能处理的掩模版尺寸极限858mm²，为了进一DieBlackwell10TB/s的NV-HBIDie合封，但逻辑上通过统一的缓存一致性域呈现为一个GPU。根据英伟达产品Roadmap，RubinUltra4Die合封。图6：RubinUltraGPU将用4Die封，HBM配置一增强 StorageReview（海外科技新闻网站）功耗密度显著增加，多物理场仿真重要性凸显。以Xeon6+为例，整体封装面积或超7000mm²500WB200GPU1000W，计算核心的面积约1600-1700mm²，功率密度大幅提升；同时，考虑到极高的通信需求，AII/O等模块性能及功耗同步提升，AI芯片的功耗密度显著增加。高功耗密度并非只产生热量，而是触发一系列紧密耦合、相互强化的物理效应。由于微小区域内积聚的巨大热量，热-力-电-磁等产生的多物理场效应增强，微小的扰动就可能对芯片封装机械结构、晶体管性能、信号/电源完整性产生致命威胁。在旧工艺节点，设计师可以预留较大的电压、时序和热裕量来保障可靠性；但随着先进封装及工艺节点的推进，裕量被极度压缩以换取性能和能效，安全冗余的减少需要更精准、前置的仿真保障。综上所述，在芯片层级，AI对算力的需求迫使芯片设计全面转向Multi-Die系统，且面临更为严峻的多物理场效应影响。与CPU是在追求性能的同时考虑灵活性与经济性选择Multi-Die设计不同，AI算力芯片是在单Die性能触及天花板后，必须转向Multi-Die继续提升算力；同时，二者在性能提升的斜率上也存在较大差异。Multi-Die多物理场仿真的应用在芯片设计领域将加速渗透。系统层级：芯片-封装-PCB-整机高度耦合，整机系统复杂度同步提升。除了芯片层级之外，系统级集成的思路向整机层面延伸。为了追求极致的算力Scaling，不止AI芯片采用高密度、高功耗的系统级设计，在PCB和整机系统层面，功耗密度也显著提升。芯片功耗大幅增加、系统密度提升+冗余度下降，整机系统内电力、散热、信号、互连形成高度耦合的复杂系统，维持系统稳定性的难度提升，传统的"分层设计、接口传递"方法论已经失效。GB200NVL72120kW，ComputeTray6.3kW（41kWB2002GraceCPU）SwitchTray功耗超过0.8kW。Tray。6-8U（代指高度）8卡服务器为主，功耗约为10kW；NVL72中GPU与CPU共同封装在一块PCB板上形成1U的ComputeTray，功耗为6.3kW。Tray的设计大幅提升机柜空间利用率，但安全冗余减小导致多物理场效应增强；此外，B200芯片（1000W）H100芯片（700W）功耗上升，局部热点温度增强，在系统本身对物理扰动更为敏感的情况下，进一步增强多物理场效应。图7：微H1008卡器示图 图8：NVL72机密著提升 超微电脑官网 英伟达官网机柜层级：整机柜功耗、密度大幅提升。受到电源、散热及空间限制，过去单个19寸机架内一般摆放2-4台8卡服务器（整机柜功率不超过40kW）；而NVL72中搭载18ComputeTray9SwitchTray72GPU120kW，除了供电系统全面升级外，还需采用冷板液冷，将冷却液直接引至芯片冷板。极高的机柜功耗密度将芯片级的多物理场效应扩展到了系统级，机柜系统面临更强的多物理场效应。例如，热-力耦合下，芯片封装、PCB的材料热膨胀系数不匹配可能导致翘曲、分层等致命故障，长期热循环载荷下，某些应力集中区域可能产生疲劳裂纹影响可靠性；电-磁-热耦合对晶体管性能、信号/电源完整性产生致命影响。传统分层设计失效，跨层级协同设计成为必选项。在NVL72的交付过程中，英伟达曾因系统过热及引发的多物理场耦合问题延迟发货。为解决该问题，英伟达修改了GPU芯片的顶部金属层和凸块结构，并使用了新的光罩；同时，对服务器机架的冷却设计进行了多轮修改。我们认为，在系统级时代，需要跨层级、多尺度的多物理场协同分析与优化，以提前发现问题、降低修正成本，保证芯片-PCB-整机系统的多维度的性能及稳定性。图9：CadencePowerDC电、压温行仿分析 图元软件官网当前，整机系统的电力驱动与智能化正成为推动芯片设计与整机设计协同。无论是AI算力基础设施，还是新能源汽车、机器人，其核心都依赖于电力驱动与密集部署的各类芯片。这类高电场景在带来强大功能的同时，也导致了系统内电磁-热-力等多物理场效应的复杂耦合，设计挑战已从单一芯片扩展到芯片、封装、模块乃至整机层级。例如：AI数据中心GPU同步计算导致同步开关噪声，GPU核心同步执行矩阵运算，会产生纳秒级、千安级的巨大瞬态电流需求，类似于共振，剧烈的电流波动严重威胁计算稳定性，通过将多物理场电源完整性仿真前置到芯片-封装-系统全环节，可前瞻性地优化PDN阻抗、规划去耦策略、布局关键元器件，在多个层级保障AI基础设施稳定运行。在新能源车领域，三电通过高压电气网络紧密耦合，其中电控包含大量芯片及半导体器件。在高电系统下，电池的功率波动、电机的高频开关噪声会与域控芯片、雷达传感器的供电网络强烈耦合。在芯片-模组-整车的设计过程中，必须对电池-电机-电控进行电-热-磁协同仿真，才能在虚拟环境中精准预测并规避共振、干扰和过热风险，从系统层面保障所有精密电子器件在复杂工况下的稳定与可靠。未来将有更多的系统开发需要多物理场仿真的跨层级的协同设计能力，芯片设计与整机系统设计同步，EDA与CAE工具走向融合。未来的芯片设计不仅是优化芯片本身，更是要在设计早期就能虚拟验证和协同优化从硅片到系统的完整链路，从而从根本上保障整机产品的设计成功率、运行稳定性与长期可靠性寿命。EDADTCOSTCO演进根据前文所述，先进封装成为提升芯片性能的必选项，推动单芯片向Multi-Die芯片转变；由此导致的多个系统层级的多物理场效应加剧，相应的仿真分析工具需求提升。多物理场仿真的重要性提升体现在EDA工具横向与纵向两个维度的拓展。横向：Multi-Die芯片系统开启EDA工具左移趋势。3DIC与Chiplet的兴起使芯片成为多架构、多工艺节点、高密度的复杂系统，越来越多的问题在制造或封装后才暴露，而根源则在架构与设计阶段就已埋下。因此，行业将部分制造封装环节的验证与仿真任务前移至设计早期，在架构探索、RTL设计阶段，就引入对信号完整性、电源完整性、热及电热应力的分析。左移的本质是将制造、封装乃至系统级的验证与分析任务前移至设计早期，通过早期预测物理失效来提升首次流片成功率，降低研发成本与周期。传统EDA架构下，多物理场仿真主要用于设计后端的签核、以及先进封装等分散的环节。在系统级时代，1）设计范式变革：设计重心从逻辑时序转向物理可靠性。系统架构师必须在设计初期就考虑热、电源噪声、电磁兼容等多物理约束，使用数字孪生进行系统建模与优化。2）多物理场分析引擎深度赋能各点工具：多物理场分析引擎需要与逻辑综合、布局布线等核心设计工具链深度集成，形成物理信息贯穿始终的统一设计平台，这要求EDA工具提供更高层次的抽象模型以提升计算效率与精度。图10：多物理场仿真能力深度融合EDA工具研究纵向：从芯片层面外延至封装、PCB、整机等领域，支持系统级协同。除了芯片系统本身的稳定性及性能外，左移趋势延伸到更宏观的层面。实际是将分散在先进封装、PCB、整机系统等不同尺度的EDA、CAE仿真分析能力融合于统一EDA平台中，实现跨层级、跨维度的设计协同与联合优化，以解决高密系统下高速互连带来的EM耦合、SI/PI问题放大、热分布、热应力与可靠性挑战等，本质仍是验证与仿真分析的一体化与前移。图11：EDA工具在封装、PCB、整机等领域纵向延伸，支持系统级协同半导体世界EDADTCOSTCO。EDA在晶体管级的单芯DTCO（设计与工艺协同优化）PPA（功耗、性能、面积的最优；在系统级时代，PPA仅代表局部最优，通过跨层级的STCO（系统工艺协同优化），才能实现全局最优。EDA工具将逐步融合通过多物理场仿真能力，实现从芯片到封装、从封装到系统的全链路仿真与优化。表1：EDA工具设计思路从单芯片DTCO到系统协同分析与优化STCO设计对象 单一SoC 计算系统System功耗/热/信号完整性/互连带宽/系功耗/热/信号完整性/互连带宽/系统稳定性逻辑/时序性能瓶颈决定因素 PPA STCO设计边界 芯片内部 跨Die/封装/PCB/机柜/集群优化方式 局部优化 全局协同优化（电-热-力）研究市场规模：AI驱动下系统级EDAAI相关半导体增速高于行业整体，驱动系统级EDA需求以更高斜率增长。根据WSTS，202526.279562026破万亿美元规模。其中，AI相关半导体增速约为行业的2倍，HBM市场规模将增长至54660%。与半导体行业整体增速相比，AIEDA图12：2022-2025全球半导体市场销售额0销售额（十亿美元） 同比增长率（%）

50%40%30%20%10%0%-10%-20%-30%WSTS（世界半导体贸易统计组织）多物理场仿真相关EDA增速显著高于行业，多物理场仿真工具占比提升。根据ResearchandMarkets，2026年全球EDA市场规模预计为207.8亿美元，2026-2031年复合增速8.1%；其中，与多物理场仿真强相关的CAE子板块增速为25.8%。EDA+CAE趋势下，目标市场将超越传统半导体范畴，拓展至新能源车、机器人、航空航天等电子系统高复杂度领域。近两年，全球EDA三巨头通过并购获得CAE能力，EDA与CAE的供需两端均走向融合。若仅考虑与传统半导体相关的CAE工具，市场规模约50-60亿美元，而随着半导体在汽车、机器人等领域的拓展应用，EDA+CAE的下游市场将显著拓展。Synopsys预测，收购Ansys后EDA的总可服务市场（TAM）将带来约100亿美元的系统级仿真EDA增量市场，分别指向：AI超节点服务器的整机散热与结构可靠性、新能源车的电驱系统EMC与电池包热管理、机器人的机电热一体化仿真、以及航空航天与无人机的轻量化多物理场优化。2022年，Cadence表示大约45%的客户是半导体解决方案的系统公司，软硬一体化、机械与电气系统一体化融合为趋势。随着电子系统复杂度从芯片级向系统级扩散，EDA+CAE融合平台正从半导体产业的基础设施，升级为数字智能系统时代的设计基座。图13：2025年球CAE/真件场额 Zother,31%Altair,3%HexagonMI,3%Autodesk,4%Dassault,13%

Simens,22%Ansys,24%Cambashi（工业软件咨询网站）海外：三巨头并购验证系统级趋势SynopsysAnsys2024年1月16日，Synopsys官宣以350亿美元收购CAE领军Ansys，打造EDA+CAE超级平台。并购于2025年7月17日完成，旨在应对SysMoore时代对系统级多物理场仿真的迫切需求。Ansys的加入补全了Synopsys在电磁、热、结构、流体等领域的仿真能力，进一步向半导体制造环节延伸，实现材料-器件-工艺的全生命周期覆盖。Ansys是全球CAE领军，在工程仿真领域市场份额达42%，产品覆盖航空航天、汽车、电子、半导体等工业场景。在半导体领域，核心产品线主要分为三类：电源完整性签核工具：RedHawk-SC与Totem分别针对数字芯片与模拟混合信N2P、Intel18A电磁场建模工具：HFSS-ICPro集成了RaptorX电磁求解器，用于射频芯片的片上电磁完整性建模，支撑高频电路设计；光子学仿真工具：Lumerical系列，面向光子集成电路（PIC）设计，正与台积电COUPE技术合作，结合AI实现光芯片与耦合系统优化，布局硅光子前沿方向。图14：Ansys产品矩阵优飞迪科技Ansys的工具原本应用于系统级（PCB、服务器级）的仿真分析，如今也完整纳入Synopsys体系，从而构建起贯穿芯片-封装-板级-系统的一体化仿真能力。Ansys通过其AnsysElectronicsDesktop和AnsysMultiphysics平台，将有限元法用于结构、热及电磁场求解，并将专用的半导体物理模型(漂移-扩散方程)深度集成，同时用有限体积法处理流体散热问题，从而实现对半导体器件从微观物理到封装系统级的多物理场高精度仿真。在AI日益严苛，这种从晶体管发热计算到封装翘曲评估、再到系统散热的无缝仿真流程，使工程师能够一站式解决跨尺度的可靠性挑战。并购前，Ansys已经与Synopsys、主流晶圆厂已形成深度绑定的生态。Ansys的电源完整性、热分析工具已嵌入Synopsys的FusionCompiler（领先的RTL-to-GDSII数字设计全流程平台）、3DICCompiler（业内仅有的统一、2.5D/3D封装设计与分析平台）及PrimeTime（静态时序分析黄金标准）平台，形成对Synopsys设计-封装-签核产品线的能力加持。而Synopsys作为全球领先的EDA厂商，本身在EDA-设计-制造的生态位中占据重要地位，并购进一步加固了生态壁垒与紧密程度。并购后，Synopsys获得全球领先的芯片-封装-系统的多物理场仿真能力。原本的芯片-封装层级工具实现深度整合，设计师能在布局布线阶段同步发现热点、压降与机械应力问题，实现从传统后布局签收向左移验证的转变，显著缩短设计周期并减少后期返工成本。同时，这种耦合将Ansys的多物理场仿真数据输入Synopsys.ai驱动设计平台，支持电气、热、结构与电磁约束的跨域协同优化，进一步提升先进封装与多芯片设计的自动化水平。Ansys已成为Synopsys业务结构中的重要增量。Synopsys2025财年实现总营收70.54亿美元，同比增长约15%，其中Ansys贡献7.57亿美元；剔除Ansys贡献后，Synopsys原业务全年营收约63.86亿美元，同比仅增长约4%。分业务看，EDA业务全年收入53亿美元，同比增长26%，剔除Ansys后增长约8%。Ansys已成为Synopsys增长的最大动因，并明确被定位为公司的力量倍增器。Cadence：持续并购构建多物理场仿真版图散点式并购获得物理场仿真能力，Cadence逐步构建覆盖芯片-封装-系统的多物理场仿真能力。与Synopsys鲸吞式收购Ansys不同，Cadence持续整合细分领域技术领先的中小型公司，通过模块化拼图的方式完善系统设计与分析（SDA）产品组合，其并购节奏在2024年后显著加快。时间并购标的时间并购标的核心技术与产品标的金额战略价值2021年NUMECA计算流体力学（CFD）仿真未披露强化芯片及系统级散热分析能力2021年Pointwise高精度CFD网格生成未披露提升流体仿真的前处理精度2024年 BETACAESystems 结构仿真前后处理、汽车发动 12.4亿美元 正式进入结构分析市场，补齐机械仿机设计软件真短板2025年Secure-IC网络安全IP与嵌入式安全技术未披露扩展IP组合，增强系统安全仿真能力2026年 HexagonD&E（MSCSoftware）

MSCNastran（结构仿真）Adams（多体动力学）

27亿欧元 填补结构分析与多体动力学空白，构建机电热声一体化平台深圳市电子商会，楷登电子官网，未来半导体，电子工程网2026年2月，Cadence以27亿欧元完成对Hexagon设计与工程（D&E）业务的收购，这是其历史上最大规模并购。HexagonD&E业务2024年营收约2.65亿欧元，旗舰产品MSCNastran是全球结构仿真的黄金标准；而Adams则在多体动力学领域占据统治地位，客户覆盖大众、宝马、丰田、洛克希德·马丁等航空航天及汽车头部厂商。在半导体领域，其工具主要应用于先进封装与芯片供电系统的结构可靠性分析，产品线主要分为两类：结构仿真工具：MSCNastran，用于分析多裸晶堆叠中的热机械应力，预测硅通孔（TSV）、微凸块在热循环下的疲劳寿命，已应用于光刻掩模结构的热力学响应分析等半导体制造场景。多体动力学仿真工具：Adams，用于模拟芯片与封装基板在制造和装配过程中的IC收购前，Cadence已在芯片及封装级物理分析领域建立显著优势。其Sigrity平台是PCB及封装信号/电源完整性分析的事实标准，Clarity3D求解器在大规模电磁场仿真中保持领先，CelsiusThermalSolver在芯片设计端，Cadence的Virtuoso平台在定制/模拟涉及领域处于领导地位。从晶体管级的功耗分析，到封装级的寄生参数提取，再到PCB级的信号完整性验证，Cadence在芯片-封装-PCB这一垂直链条上已有深厚积累。图15：Cadence产品矩阵楷登电子官网收购后，Cadence将MSCSoftware的结构、声学、多体动力学能力，与自身电磁BETACAE著增强了Cadence在PCB及电子系统级的物理仿真能力。在设计AI服务器时，工程师可在统一平台中协同仿真GPU芯片功耗、PCB以及整机声学噪声——这正是过去需要多款工具反复对接才能完成的复杂任务。此次并购打通了从芯片内部到整机系统的多物理场仿真链条。Cadence过去的系统级优势集中在PCB板级；补齐结构与多体动力学后，公司得以在统一数据模型中完成从芯片功耗分析、封装应力验证，到系统级振动与声学仿真的全流程。这一能力为AI大芯片、HBM及高密度先进封装设计中识别早期可靠性风险的关键。2022年，Cadence表示约45%的客户为系统级客户，系统设计相关业务正从能力补充演变为增长核心引擎。Cadence从芯片设计软件商跃升为智能系统级设计解决方案提供商。SiemensAltair，强化系统级多物理场优化能力20253，Siemens106AltairEngineeringAltair专注于仿真、高性能计算（HPC）与人工领域，在结构仿真、拓扑优化、高频电磁仿真及数据分析领域占据重要地位，客户覆盖航空航天、汽车、电子等工业场景。Altair的核心产品线主要分为三类：仿真与优化工具：HyperWorks平台，涵盖结构分析（OptiStruct）、多体动力学（MotionSolve）、高频电磁仿真（FEKO）等。其中OptiStruct是全球领先的拓扑优化求解器，支持轻量化设计与多学科优化，广泛应用于汽车车身、航空航天结构件研发；FEKO（EMC）分析领域优势显著。数据分析与AI平台：RapidMiner，被Gartner评为数据科学与机器学习平台的领导者，提供从数据接入、建模到部署的端到端解决方案。其无摩擦AI理念旨在降低企业应用AI的门槛，通过自动化机器学习流程加速工程决策。高性能计算平台：HPCWorks，支持AI、GPU加速及混合量子计算工作负载管理，可为大规模仿真任务提供算力调度与优化。2024Altair6.66收购前，SiemensEDA的核心优势集中于芯片制造与签核环节。其Calibre平台是物理验证签核的行业黄金标准，在DRC、LVS、DFM等领域占据统治地位，被所有主流晶圆厂纳入参考流程。在制造类工具方面，Tanner工具支持模拟/混合信号设计，而CatapultHLS专为ASIC和SoC的高层次综合（HLS）提供支持。Siemens在签核具有不可替代性，但在系统级仿真、多物理场分析的覆盖相对有限。图16：西门子EDA产品矩阵西门子EDA官网收购Altair后，Siemens将能力从制造签核方面延伸至系统优化与多物理场仿真。AltairOptiStruct高频电磁求解器补强了射频芯片及封装级的电磁兼容分析；RapidMiner的AI平台提供调用历史仿真数据训练降阶模型，将原本数百小时的碰撞分析压缩至分钟级。Siemens纵观Synopsys、Cadence、Siemens三大EDA巨头的并购布局，其共同指向已清晰印证：EDA+CAE融合正成为系统级设计的必然选择。AI算力系统、新能源车等新型的大功率、高算力应用正推动系统级设计走向一体化融合。AI算力芯片与超节点服务器功耗激增、互连密度提升，信号完整性已无法与热场、结构场分离设计，必须在电-热-力耦合环境中预判失效；新能源车芯片用量从数百颗跃升至数千颗，PCB电磁干扰、功率模块热疲劳、整车振动对焊点可靠性的影响密不可分，需在同一平台中协同优化。当设计对象从单一硅片演变为含硅量极高的智能电子系统，EDA与CAE边界正在消融，未来或将统一于系统级多物理场仿真平台。EDA+CAE融合趋势下，共同逻辑为设计目标从追求单芯片的PPA正在向芯片系统乃至整机系统的性能与可靠性转变。供给端，软件工具厂商通过并购加速打通电-热-力-声的仿真闭环；需求端，服务器厂商、整车厂开始深度介入芯片定义，与晶圆厂、EDA工具商形成新的协同生态。从追求PPA到追求系统级SDA（SystemDesignAutomation），多物理场仿真正从可选能力变为必选项。EDA2010EDA始团队具有深厚的EDA、射频电路背景：创始人兼CEO凌峰2000年获伊利诺伊大学香槟分校电气工程博士学位，曾在摩托罗拉、Neolinear（Cadence）从事射频电路研发，2007年合伙创建Physware（后被西门子EDA）开发信号/电源完整性EDA工具；联合创始人代文亮师从我国高速电路信号完整性研究奠基人李征帆教授，获上海交Cadence创业初期，芯和覆盖电磁场仿真领域，通过服务+产品的差异化模式，在巨头垄断的市场中逐步打开局面。面对国际EDA沉淀为标准化产品。2013年前后，芯和开始探索将神经网络和遗传算法引入参数化模板AI+EDA面对晶圆厂要求商用案例、设计公司要求工艺认证的半导体生态壁垒，芯和通过内循环验证策略实现破局。芯和开辟集成无源器件（IPD）业务，用自己的EDA工具设计芯片、流片、测试，跑通内部小循环后再推向外部市场。这一策略使芯和成为国内领先的滤波器设计供应商。2021年，芯和全球首发3DICChiplet先进封装系统设计分析全流程EDA平台，成为国内系统级EDA的先行者。AI时代，AI大芯片带来的多物理场耦合挑战成为芯和的重要抓手。面对AI算力对芯片、计算系统带来的严峻的多物理场效应，芯和围绕STCO集成系统设计战略，开发电磁、电热、应力等多物理引擎技术，以仿真驱动设计理念提供从芯片、封装、模组、PCB到整机系统的全栈集成系统EDA解决方案。当前，芯和已形成三大平台、六大解决方案、服务四大终端市场的完整产品矩阵，填补了国内封装级与系统级EDA的空白。核心流程平台主要包括三大板块：Chiplet先进封装设计平台：提供从物理实现、信号/电源完整性分析到多物理场仿真与系统验证的全流程能力，支持多芯片集成及互连设计，集成业界领先的SI/PI/多物理场分析平台，实现仿真驱动设计；封装/PCBPCB集成系统仿真平台：聚焦信号/电源完整性、射频分析、多物理场深度耦合、电磁兼容及流体仿真等系统级验证场景，实现高速通道端到端验证及整机柜集群的横向扩展。图17：和导产阵 芯和半导体官网芯和半导体产品已广泛应用于AI、数据中心、5G、智能手机、物联网等关键领域，全球商用客户超过300家，覆盖晶圆代工与封装制造、芯片设计、模组、PCB开发到系统设计等完整产业链。公司构建了面向芯片—封装—PCB—系统整机的全栈EDA平台，支撑STCO设计方法：IRIS：提供支持先进制程节点的芯片级电磁仿真；Metis：面向先进封装，提供信号完整性（SI）、电源完整性（PI）及多物理场仿真；Hermes：支持封装、PCB及任意复杂三维结构的高精度全波电磁仿真；Notus：提供封装和PCB的电源完整性（PI）签核；Boreas：面向整机系统，提供多物理场协同仿真与系统级优化；XDS：覆盖整个高速信号链路，提供端到端通道建模与分析。通过上述产品体系，芯和实现了从芯片、电磁结构、信号链路到整机系统的全链路建模与仿真能力，打通电磁—电路—多物理场的设计闭环，推动设计范式从DTCO向STCO演进。在AI基础设施快速演进的背景下，芯和进一步将能力延伸至高性能互连与系统级架构优化，助力客户在算力、互连、功耗与可靠性之间实现全局最优。芯和半导体已连续13年参加全球高速设计与系统架构领域最具影响力的行业盛会——DesignCon，持续与国际产业前沿保持深度互动与技术引领。继2025年，公司在DesignCon大会上重磅发布下一代3D多物理场仿真平台XEDS及整机级热仿真平台